

数据手册

Datasheet

G32A217

超声波传感和信号处理器

版本: **V1.0**

1 产品特性

■ 应用领域

- 高级驾驶辅助系统 (ADAS)
- 超声波泊车辅助系统 (UPAS, PAS 等)
- 距离测量

■ 高速 DSI3 通信接口

■ 嵌入式 32 位微控制器

- Arm® Cortex®-M0
- MTP: 32KB
- SRAM: 4KB
- EEPROM: 256B
- UART × 1
- GPIO × 4
- 10 位 ADC × 1
- 8 位 DAC × 2
- SWD 调试接口

■ 高可靠性和丰富的诊断功能

- 余振频率和余振时间测量
- 内置温度传感器
- 快速时间常数算法
- 自检功能

■ 卓越的性能

- 超声波信号编码
- 自动阈值
- 近场数据采集
- 高级模拟和数字信号处理

■ 支持中心抽头变压器

■ 符合 ISO26262 功能安全级别 ASIL-B

■ 封装类型

- QFN20

■ 总体描述

该设备在超声波应用中提供卓越的性能。内置的可编程微控制器提供了最大的灵活性，以适应各种应用。先进且非常可靠的回波检测结合全面的数字信号处理（高级滤波器、自动阈值、回波峰值检测、动态数字增益等）优化了近距离和远距离探测性能。新的超声波信号编码实现了高强度的抗噪声、环境条件和其他超声波源的可靠性。

DSI3 通信最高 444kbit/s 的传输速率，可以实现高有效载荷数据传输，以减少系统反应时间。支持点对点拓扑和总线模式。

强大的 32 位 Arm® Cortex®-M0 处理器提供了许多特殊分析、评估和调试用途的特性（例如包络和原始数据输出）。

目录


1	产品特性	1
2	引脚信息	4
2.1	引脚分布	4
2.2	引脚功能描述	4
3	典型应用	6
3.1	典型应用电路	6
3.2	外部组件	6
4	功能描述	8
4.1	系统功能框图	8
4.2	功能列表	8
4.3	工作模式	9
4.4	供电和时钟 (SUP)	11
4.5	脉冲发生器 (PUG)	14
4.6	换能器驱动 (TRD)	19
4.7	模拟信号处理 (ASP)	21
4.8	数字信号处理 (DSP)	22
4.9	定时器模块 (TMR)	66
4.10	模拟数据采集 (ADA)	69
4.11	通用输入输出接口	73
4.12	系统控制 (SYSC)	80
4.13	DSI3 通信接口	83
4.14	ARM CORTEX-M0 系统	109
5	电气特性	145
5.1	电气特性测试条件	145
5.2	电源与功耗	145
5.3	时钟	145
5.4	脉冲发生器 (PUG)	145
5.5	换能器驱动 (TRD)	146
5.6	模拟信号处理 (ASP)	146
5.7	数字信号处理 (DSP)	147

5.8	模拟数据采集 (ADA)	148
5.9	温度传感器	148
5.10	GPIO	149
5.11	DAC	149
5.12	DSI3 通信接口	149
5.13	MTP	151
5.14	SRAM	151
5.15	EEPROM	151
5.16	推荐的工作条件	152
5.17	绝对最大额定值	152
5.18	ESD 保护	153
5.19	静态栓锁	153
6	封装信息	154
7	订货信息	155
8	版本历史	156

2 引脚信息

2.1 引脚分布

图 1 G32A217 系列 QFN20 引脚分布图



2.2 引脚功能描述

表格 1 G32A217 引脚功能描述

编号	名称	引脚类型	说明
1	DEBUG	数字输入	调试模式使能，高电平有效，在正常工作时应连接到 GNDD
2	VDDA	电源	模拟电源（内部生成，不供外部使用）
3	GNDA	电源	模拟地，需连接到系统地（GND）
4	INP	模拟输入	信号输入（正）
5	INN	模拟输入	信号输入（负）
6	DRV1	模拟输入	换能器驱动信号输出 1
7	GNDA	电源	电源地，需连接到系统地（GND）
8	DRV2	模拟输入	换能器驱动信号输出 2
9	DRVC	模拟输出	换能器驱动电流输出
10	VT	电源	换能器驱动供电电压输入
11	GNDB	电源	总线地，需连接到系统地（GND）
12	DSII	模拟输入输出	DSI 总线（连接 DSI 主机）
13	DSIO	模拟输入输出	DSI 总线（连接下一个 DSI 从机）


编号	名称	引脚类型	说明
14	VSUP	电源	供电电压输入
15	GNDD	电源	数字地，需连接到系统地（GND）
16	VDDD	电源	数字电源（内部生成，不供外部使用）
17	GPIO0	数字输入输出	GPIO0
18	GPIO1	数字输入输出	GPIO1
19	GPIO2	数字输入输出	GPIO2
20	GPIO3	数字输入输出	GPIO3
21	EP	电源	裸露的芯片焊盘，需连接到系统地（GND）

3 典型应用

3.1 典型应用电路

G32A217 支持多种超声波换能器。此电路图可能包含非 Geehy 生产的组件，这些组件被包含在内是为了说明典型应用。Geehy 不支持超出 G32A217 电气特性的性能规格组件。

图 2 G32A217 典型应用电路



3.2 外部组件

表格 2 G32A217 外部组件

符号	典型值	单位	说明
C_{TD}	根据换能器调整		换能器谐振电容
R_{TD}	根据换能器调整		换能器谐振电阻
C_{INP}	470	pF	换能器信号的交流耦合电容
R_{INP}	100	Ω	换能器信号的滤波电阻
C_{INN}	470	pF	换能器信号的交流耦合电容
R_{INN}	100	Ω	换能器信号的滤波电阻
C_{IN}	10	pF	换能器信号的滤波电容
$C_{DSII}^{(1)}$	1.2	nF	DSII 的滤波电容
$R_{DSII}^{(1)}$	1	Ω	DSII 的串联电阻

符号	典型值	单位	说明
$C_{DSIO}^{(1)}$	1.2	nF	DSIO 的滤波电容
$R_{DSIO}^{(1)}$	1	Ω	DSIO 的串联电阻
D_{DSI}	根据系统要求调整		ESD 抑制二极管
$C_{LT}^{(1)}$	3.3	nF	线路终端电阻的耦合电容
$R_{LT}^{(1)}$	470	Ω	线路终端电阻
C_{VDDDD}	1	μF	数字电源的去耦电容
C_{VDDA}	100	nF	模拟电源的去耦电容
C_{SUP1}	220	nF	电源线的去耦电容
C_{SUP2}	2.2	nF	电源线的去耦电容
C_{SUP3}	2.2	nF	电源线的去耦电容
D_{SUP}	> 200	V	反极性保护二极管
$R_{SUP}^{(2)}$	15	Ω	电源线串联电阻
$C_{SUP_TD}^{(3)}$	100	μF	电源线的电容
$R_{SUP_TD}^{(2)}$	82	Ω	电源线的滤波电阻
变压器	3	mH	变压器
换能器	58	kHz	超声波换能器


注意:

- (1) 需要根据 DSI 主机的电路、拓扑结构（点对点或总线）进行调整。
- (2) 如果不仅要在系统级别满足 ISO 7637-2 标准，也要在模块级别满足该标准，则组件数值需要调整。
- (3) 组件的数值应根据 N_{PULSES} 和 I_{DRV} 来调整。其大小还应考虑到 EEPROM 编程所需的电量。

4 功能描述

4.1 系统功能框图

图 3 G32A217 系统功能框图



4.2 功能列表

此 IC 包含一个嵌入式微控制器以及一组硬件功能模块，这些模块提供了创建超声波泊车辅助系统所需的所有功能。下表将总结所有相关功能及其分配给硬件模块或软件模块的情况。

表格 3 G32A217 功能列表


编号	功能	软件	硬件
1	发出超声波	发波由软件触发。软件可配置发波的脉冲数、发波类型等参数。	硬件提供了调整发波时钟频率的方法。可以生成不同类型的波。
2	换能器驱动	软件可配置换能器驱动电流。	换能器驱动模块通过一个变压器来驱动换能器。

3	模拟信号处理	软件可配置模拟信号路径的增益。	硬件模块处理换能器的模拟信号，为后续的数字信号处理做好准备。
4	数字信号处理： 余振频率测量 余振时间测量	软件对余振频率和余振时间进行进一步处理。	硬件模块负责测量余振频率和余振时间。
5	数字信号处理： 包络处理器	固定频率信号路径的带宽、高级信号路径的滤波器系数以及校准增益可以通过软件进行配置。	包络处理器提供不同的滤波器来处理输入信号。
6	数字信号处理： 标准信号路径	功能可以通过软件启用或禁用。可以通过软件配置不同的参数。软件可以对结果进行进一步处理。	标准信号路径支持不同的信号增强功能，如： 数字放大器（DAMP） 动态数字增益（DGC） 快速时间常数（FTC） 静态阈值生成（STG） 自动阈值生成（ATG）
7	数字信号处理： 高级信号路径	可以通过软件配置不同的参数。	高级信号路径支持高级自动阈值生成（AATG）。
8	数字信号处理： 回波检测 回波评估	软件可以对结果进行进一步处理。	对于所有信号路径，包络曲线与阈值曲线的比较由硬件完成。回波脉冲的检测和特征参数的测量由硬件完成。
9	数字信号处理： 近场检测（NFD）	软件可以对 NFD 结果进行进一步处理。	近场检测在信号衰减阶段检测事件。
10	数字信号处理： 包络数据接口（MDI）	软件可以对收集到的数据进行进一步处理。	信号数据可以通过 DMA 传输到嵌入式微控制器的 SRAM 中。
11	模拟数据采集	数据通道的选择可以通过软件配置。采集到的数据可以通过软件进一步处理。	通过 ADC 测量 IC 的内部和外部模拟信号。
12	温度传感器	采集到的数据可以通过软件进一步处理。	IC 内部温度可以通过 ADC 进行测量。
13	诊断功能	诊断过程可以通过软件配置和执行，并评估诊断结果。	此 IC 提供多种诊断自检功能。

4.3 工作模式

下图展示了 IC 的工作模式。每种模式的功能由软件定义，模式之间的切换是由硬件与嵌入式软件之间的紧密交互实现的。根据客户的要求，可以对工作模式进行适配。

图 4 G32A217 工作模式



4.3.1 复位

在此模式下，IC 的硬件没有运行，传感器 IC 与上一级系统之间没有通信。

4.3.2 Bootloader 初始化

IC 进行初始化，位于 SYSROM 中的 Bootloader 引导程序被执行。在此模式下可以对 MTP 或 EEPROM 进行编程。退出 Bootloader 后，设备继续执行应用程序。如果在此状态下检测到任何错误，IC 将进入安全状态。

4.3.3 应用程序启动

执行用户应用程序代码。在此状态下，将会进行几项自检（例如通过 CRC 进行内存检查、电压检测或信号路径测试等）。还会配置寄存器，并初始化 DSI3 接口以进行通信。在检测到错误的情况下，软件将 IC 切换到安全状态。

4.3.4 空闲状态

设备初始化后处于空闲状态。在此状态下，IC 等待接收来自 DSI3 的命令。例如超声波测距命令，或者是专门的诊断测试命令等。

4.3.5 测距模式

IC 执行由嵌入式软件控制的超声波测距过程。典型的测距过程如下：

- (1) 从上一级系统接收到 DSI3 命令，软件解析处理这个命令。
- (2) 如果是直接测量命令，驱动超声波换能器发出超声波。
- (3) 如果这些超声波遇到障碍物，它们会反射回换能器。此时换能器作为接收器，反射回来的超声波被转换成 IC 接收的电信号。
- (4) 如果是间接测量命令，换能器作为接收器，接收来自其他超声波源的波，超声波被转换成 IC 接收的电信号。
- (5) IC 内部的滤波器、硬件检测机制和用户可编程的软件算法分析接收到的信号，并判断该信号是否表明存在障碍物。

(6) 最后，检测到的超声波回波信息（例如距离、回波强度等）通过 DSI3 传回上一级控制单元。

4.3.6 诊断模式

除了测距模式，此 IC 还提供了一个由嵌入式软件控制的诊断模式。可以使用多种诊断选项来检查可能的故障。例如可以区分换能器断开、短路、机械缺陷以及各种程度的污垢和冰堆积的故障。根据检测到的故障类型，可以向控制单元提供特定的诊断信息。此模式中的诊断测试不能与测距过程同时进行。

4.3.7 待机模式

如果不需要进行测距，此 IC 可以切换到待机模式。在此模式下，电流消耗最大不超过 I_{VSUP_STBY} 。


4.3.8 安全状态

在硬件或嵌入式软件检测到错误的情况下，IC 将会进入安全状态。例如系统初始测试失败、正常测距期间的诊断失败或在诊断模式下的诊断失败。在超声波系统中，故障通常通过 DSI3 报告给上一级系统，这可能会切断整个系统的电源。传感器本身会停用所有输出（换能器驱动、GPIO）并拒绝执行后续的测距命令。

4.4 供电和时钟（SUP）

供电和时钟（Supplies and References, SUP）模块包含两个线性电压调节器，它们为模拟部分（VDDA）和数字部分（VDDD）提供核心供电电压。此外，它提供所有内部参考电压、参考电流以及中央参考时钟。

图 5 供电和时钟模块功能框图



4.4.1 供电电压

下表提供了 IC 的功能与供电电压 V_{VSUP} 之间的依赖关系。

注意：MTP 编程必须在实验室控制的供电条件下进行，使用 V_{SUP} 的典型值。

表格 4 供电电压与 IC 功能

供电电压	数字逻辑	DSI3 通信	换能器驱动	模拟数据采集 模拟信号处理
$VSUP < VSUP_{POR}$	关闭	关闭	关闭	关闭
$VSUP_{POR} < VSUP < 6V$	正常工作	正常工作	此时发波可能导致 IC 复位	精度降低
$6V < VSUP < VT_{OV}$	正常工作	正常工作	正常工作	正常工作
$VT_{OV} < VSUP$	正常工作	正常工作	关闭	正常工作

模拟供电

模拟供电 $VDDA$ 需要一个外部的旁路电容 C_{VDDA} 。建议将外部电容尽可能地放置在相关的引脚 $VDDA$ 和 $GNDA$ 附近。 $VDDA$ 不打算用于供应任何外部组件。如果 $VDDA$ 被短接到 GND ，输出电流将被限制在 I_{VDDA_SHORT} 。

数字供电

数字供电 $VDDD$ 需要一个外部的旁路电容 C_{VDDD} 。建议将外部电容尽可能地放置在相关的引脚 $VDDD$ 和 $GNDD$ 附近。 $VDDD$ 不打算用于供应任何外部组件。如果 $VDDD$ 被短接到 GND ，输出电流将被限制在 I_{VDDD_SHORT} 。

VT 看门狗

在测距期间有一个比较器用于监控 VT 处的供电电压，以检测过压的情况。如果 VT 升高超过 VT_{OV} ，为了保护驱动电路，在 $VT < VT_{OV}$ 之前不会发波。在这种情况下， $PUG_CTRL[BURST_STATE]$ 位将被置位，并且检测到的过电压会通知嵌入式软件。

4.4.2 上电序列

一旦外部电压被提供给 $VSUP$ 引脚，IC 便开始上电。上电序列如下所述：

- (1) 外部供电电压被提供给 $VSUP$ 引脚。
- (2) 向数字部分释放上电复位（POR）信号之后，数字部分开始运行。通信接口可以进行通信，且提供完整的 IC 功能。
- (3) 根据嵌入式软件对 $VSUP$ 进行的测量结果，可以驱动换能器。

4.4.3 待机模式

此 IC 支持待机（standby）模式以降低电流消耗。待机模式的启动步骤如下：

- (1) 确保循环中断被禁用（例如定时器）。
- (2) 禁用 DSI3 反向通道（ $DSI_ANA_CFG[RCC_EN]=0$ ）。
- (3) 关闭 DSP（ $DSP_CTRL[POWER_DOWN]=1$ ， $DSP_CTRL[DSP_EN]=0$ ），并等待直到 $DSP_CTRL[DSP_STATE]=0$ 。这也会降低模拟电流消耗。
- (4) 启用唤醒中断以保证 CPU 在唤醒后可以从 WFI 状态恢复。
- (5) 使用寄存器 $SYSC_STDBY_CTRL[STDBY]=1$ 启动待机模式，然后调用 WFI 指令。WFI 指令会将 CPU 设置为待机模式。


在待机模式下，振荡器会停止，所有寄存器内容保持有效，可以通过 DSI3 通信接口唤醒。

离开待机模式后，全部功能可用，其等待时间取决于 ASP 和 DSP 的配置参数（例如采样频率、带宽、滤波器长度和 AATG 参数等）。

4.4.4 系统时钟产生

振荡器以 f_{CLK} 频率为数字系统提供时钟。各模块的时钟分配如下图所示：

图 6 时钟体系



对于超声波测距过程，此 IC 提供了一个额外的测量定时器（MT）。定时器以 $1\mu s$ 的步长计数，它是评估包络事件、余振时间、DGC 和 STG 的时间基准。

为了提高这个测量定时器的准确性，实现了一个 DSI3 时钟同步功能：

- 在 CRM 模式下，通过测量上升沿，分频器 DSI_CLK_1US[DIV] 和 DSI_CLK_1US[FRAC]（用于测量定时器）将会自动调整。该功能可以开启或关闭。
- 在 PDCM 模式下，定时器测量两个脉冲之间的时间。这些信息可以被软件使用，并且可以设置分频器 DSI_CLK_1US[DIV] 和 DSI_CLK_1US[FRAC]。

所有进一步的补偿（例如脉冲发生器 PUG_FL/PUG_FH 的驱动频率或换能器中心频率 PUG_FC）必须通过 DSI_CLK_1US[DIV] 和 DSI_CLK_1US[FRAC] 设置的信息由软件调整。

CPU 系统内部的 2 个定时器的时钟可以由可选的输入源触发：

- 系统时钟 f_{CLK} 结合不同的预分频器

- 来自测量定时器（MT）的 1μs 时钟


4.4.5 系统时钟看门狗

振荡器用于为看门狗模块的一部分提供时钟。这个时钟用来证明系统时钟振荡器在正常工作。

4.5 脉冲发生器（PUG）

脉冲发生器（Pulse Generator, PUG）控制脉冲信号，并生成换能器驱动控制信号。生成的脉冲数量可配置，如果配置为 0 则为仅接收模式。下图提供了每种脉冲类型的可配置参数概览：

图 7 脉冲发生器（PUG）



超声波脉冲信号可以通过以下方式配置：

- 通过定义驱动电流 TRD_CFG[I_DRV] 来配置脉冲强度
- 通过选择固定频率脉冲、线性调频脉冲（Chirp）来配置脉冲类型
- 换能器中心频率 f_c ，它也控制接收路径中的数据采样频率
- 根据不同的脉冲类型，分别有多个配置参数

此 IC 可以生成以下两种类型的脉冲信号：

- 固定频率脉冲：生成具有单一频率的脉冲序列
- 线性调频脉冲（Chirp）：生成线性变化的频率脉冲序列

以下参数用于脉冲发生器，并且可以通过嵌入式软件进行配置：

表格 5 脉冲发生器（PUG）参数

编号	参数	说明	适用脉冲类型
1	PUG_CFG[BURST_TYPE]	PUG_CFG[BURST_TYPE] 用于选择脉冲的类型。 0: 固定频率脉冲	全部

编号	参数	说明	适用脉冲类型
		1: 线性调频脉冲	
2	PUG_CTRL[BURST_START]	PUG_CTRL[BURST_START] 用于控制发波。 将其置为 1 即开始发波。	全部
3	PUG_CTRL[BURST_STOP]	如果 PUG_CTRL[BURST_STOP] 被置为 1, 将立即停止发波。 这个功能旨在用于例如在 VT 发生过电压时使用。	全部
4	PUG_CTRL[BURST_STATE]	PUG_CTRL[BURST_STATE] 显示当前的发波状态: 0: 发波完成 1: 发波进行中 2: 由于 VT 过压, 发波被中止	全部
5	PUG_CFG[PULSE_CNT]	PUG_CFG[PULSE_CNT] 是发波的脉冲数。如果 PUG_CFG[PULSE_CNT] 被设置为 0, 则启动一个纯测量周期, 不会发出脉冲。	全部
6	PUG_FC[FC]	PUG_FC[FC] 用于配置采样频率 f_c 并控制模拟数据采样。 为了获得良好的系统性能, 它应该接近换能器的谐振频率。	全部
7	PUG_FL[FL]	在固定频率的情况下, PUG_FL[FL] 用于配置脉冲频率。 在线性调频的情况下, PUG_FL[FL] 用于配置最低的脉冲频率。	全部
8	PUG_FH[FH]	在线性调频的情况下, PUG_FH[FH] 用于配置最高的脉冲频率。	线性调频
9	PUG_CODE[CODE]	在线性调频的情况下, 参数 PUG_CODE[CODE] 的每一位配置 调频的方向: 0: 频率递减 (Chirp Down) 1: 频率递增 (Chirp Up)	线性调频
10	PUG_CFG[CODE_LEN]	编码长度, 以位为单位。	线性调频
11	PUG_STEP[WIDTH]	在线性调频的情况下, PUG_STEP[WIDTH] 用于配置频率变化 的步长。	线性调频

4.5.1 脉冲频率计算

对于所有可调整的脉冲频率值, 其步长可以根据以下公式计算 (f_{CLK} 为系统时钟频率):

$$f_{STEP} = \frac{f_{CLK}}{2^{22}} = 5.722Hz$$

因此, 频率相关寄存器的数值可以用以下公式计算:

$$\text{频率相关寄存器值} = \frac{f}{f_{CLK}} \times 2^{22}$$

此外, 可以在软件中定义一个温度系数, 实现换能器频率随温度变化而调整。对于用户生产线上换能器驱动频率的初始校准也适用同样的方法。


4.5.2 固定频率脉冲

固定频率脉冲可以通过嵌入式软件对参数 PUG_FL[FL] 和 PUG_CFG[PULSE_CNT] 进行配置。PUG_FL[FL] 是驱动频率 f_L , PUG_CFG[PULSE_CNT] 控制脉冲 f_L 的周期数。如果此参数设置为零, 则启动一个纯测量周期。

脉冲生成的状态可以通过 PUG_CTRL[BURST_STATE] 标志位查看，其值为 1 表示脉冲序列正在发送。一旦脉冲序列发送完成，无论是达到配置的脉冲数，还是通过设置 PUG_CTRL[BURST_STOP] 位，PUG_CTRL[BURST_STATE] 将被置为 0。

以下时序图表示了两个脉冲序列：一个完整的正常结束的发波过程，和一个被中途停止的发波过程。

图 8 固定频率脉冲



4.5.3 线性调频脉冲

通过设置 PUG_CFG[BURST_TYPE]=1 可以生成线性调频脉冲。在线性调频中，瞬时频率随时间线性变化，某一时刻的频率计算公式如下：

对于频率递减 (Chirp Down): $f(i) = f_H - f_{\Delta} \times i$

对于频率递增 (Chirp Up): $f(i) = f_L + f_{\Delta} \times i$

说明:

- $i = 0 \dots (N_{\text{PULSES}} - 1)$
- 可以通过嵌入式软件配置线性调频脉冲的参数 PUG_FL[FL]、PUG_FH[FH]、PUG_CFG[PULSE_CNT]、PUG_STEP[WIDTH]、PUG_CODE[CODE] 和 PUG_CFG[CODE_LEN]。PUG_FL[FL] 配置最低频率 f_L ，PUG_FH[FH] 配置最高频率 f_H 。当频率递增时使用 f_L 作为起始频率，当频率递减时使用 f_H 作为起始频率， f_{Δ} 是频率变化的步长。发波脉冲总数等于 $N_{\text{PULSES}} \times (PUG_CFG[CODE_LEN] + 1)$ 。

如果 $N_{\text{PULSES}} > 0$ ，PUG_CODE[CODE] 用于配置调频的方向：


- 0: 频率递减
- 1: 频率递增

如果 N_{PULSES} 设置为 0，则启动一个纯测量周期。

注意：建议以换能器谐振频率为中心，对称地生成脉冲序列。

以下时序图是线性调频脉冲的示例：

图 9 线性调频脉冲



4.5.4 ADC 时钟生成

PUG 模块为 ADC 生成控制信号 ADC_SOC。

4.5.5 寄存器功能描述

表格 6 PUG 寄存器地址映射

寄存器名	偏移地址	描述
PUG_CTRL	0x00	PUG 控制寄存器
PUG_CFG	0x02	PUG 配置寄存器
PUG_FC	0x04	换能器中心频率寄存器
PUG_FL	0x06	最低发波频率寄存器
PUG_FH	0x08	最高发波频率寄存器
PUG_STEP	0x0A	频率调整步长寄存器
PUG_CODE	0x0C	脉冲编码寄存器

表格 7 PUG_CTRL (0x00) PUG 控制寄存器

位/域	名称	R/W	复位值	描述
15:5	保留			
4	BURST_START_NMT	W	0	开始发波，发波时不重新启动测量定时器 MT。 该位域用于自检。
3:2	BURST_STATE	R	0	当前的发波状态： 00：发波完成 01：发波进行中 10：由于 VT 过压，发波被中止 11：保留
1	BURST_STOP	W	0	中止正在进行中的发波过程
0	BURST_START	W	0	开始发波，发波时测量定时器 MT 重新开始计时。

表格 8 PUG_CFG (0x02) PUG 配置寄存器

位/域	名称	R/W	复位值	描述
15:13	保留			
12:9	CODE_LEN	R/W	0	脉冲编码的长度：0 至 15 参见 PUG_CODE 脉冲编码寄存器的说明。
8:7	BURST_TYPE	R/W	0	发波类型： 00：固定频率脉冲 01：线性调频脉冲（Chirp） 其他：保留
6:0	PULSE_CNT	R/W	16	发波的脉冲数： 0：启动一个纯测量周期，不会发出脉冲 1 至 127：发出 1 至 127 个脉冲

表格 9 PUG_FC (0x04) 换能器中心频率寄存器

位/域	名称	R/W	复位值	描述
15	保留			
14:0	FC	R/W	10139	换能器中心频率，也用于 ADC 的采样频率

表格 10 PUG_FL (0x06) 最低发波频率寄存器

位/域	名称	R/W	复位值	描述
15	保留			
14:0	FL	R/W	10139	在固定频率模式中：表示发波频率。 在线性调频模式中：表示最低发波频率。

表格 11 PUG_FH (0x08) 最高发波频率寄存器

位/域	名称	R/W	复位值	描述
15	保留			
14:0	FH	R/W	0	在线性调频模式中：表示最高发波频率

表格 12 PUG_STEP (0x0A) 频率调整步长寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	WIDTH	R/W	0	在线性调频模式中，用于设置每次频率递增或递减的步长

表格 13 PUG_CODE (0x0C) 脉冲编码寄存器


位/域	名称	R/W	复位值	描述
15:0	CODE	R/W	0	在线性调频模式中，发出的总脉冲数为： $PUG_CFG[PULSE_CNT] \times (PUG_CFG[CODE_LEN] + 1)$ 该位域用于配置调频的方向，其每一位对应 $PUG_CFG[PULSE_CNT]$ 个脉冲。每一位的含义如下： 0：发出 $PUG_CFG[PULSE_CNT]$ 个频率递减的脉冲

位/域	名称	R/W	复位值	描述
				1: 发出 PUG_CFG[PULSE_CNT] 个频率递增的脉冲

4.6 换能器驱动（TRD）

换能器驱动（Transducer Driver, TRD）模块通过变压器来驱动换能器，驱动频率是可配置的。下面是该模块的结构框图：

图 10 换能器驱动（TRD）



4.6.1 换能器驱动操作模式

换能器通过一个推挽式中心抽头变压器供电，以实现最大效率。换能器驱动模块作为供电电压 VT 与变压器/换能器之间的接口。有三种操作模式：

- 接收模式
- 发波模式
- 诊断模式

4.6.1.1 接收模式

在接收模式下，开关 SWDRV1 和 SWDRV2 都是断开的，所以变压器的初级绕组只与中心抽头连接。

4.6.1.2 发波模式

通过外部变压器和换能器生成功率可控的超声波脉冲信号。在发波模式下，可调电流源 I_{DRV} 连接

到引脚 DRVC，为变压器的中心抽头供电。IDRV 的电流越大，换能器的功率就越高，直到变压器或换能器饱和。通过设置相应的开关 SWDRV1 或 SWDRV2，使电流 IDRV 进入其中一个初级绕组，从而生成脉冲信号。因此，这些开关根据所选的配置参数被交替设置。SWDRV1 和 SWDRV2 的开关频率由脉冲发生器（PUG）决定。为了使换能器的功率即使在低供电电压 VT 的情况下也能保持恒定，SWDRV1 和 SWDRV2 的开关电阻很低。

4.6.1.3 诊断模式

可以通过 TRD_CFG[LOW_CURRENT] 选择一个驱动电流非常低的信号来诊断换能器或信号路径中的故障。

4.6.2 换能器驱动配置

通过调整输出电流的大小来控制提供给换能器的功率。为达到此目的，电流源 IDRV 连接在 VT 供电和中心抽头 DRVC 之间。与电流源串联连接的开关 SWIDRV 在发波期间是闭合的。

换能器驱动相关配置如下：

- 最小可选择的 IDRV 电流由参数 IDRV_0 指定，对应 TRD_CFG[I_DRV]=0
- IDRV 可以从 IDRV_0 开始增加，可调整的数量为 NIDRV
- 单步增加的步长由参数 IDRV_STEP 给出
- 最大可选择的 IDRV 电流由参数 IDRV_31 指定，对应 TRD_CFG[I_DRV]=31

驱动电流 IDRV 计算公式如下：

$$I_{DRV} = I_{DRV_0} + I_{DRV_STEP} \times TRD_CFG[I_DRV]$$

注意：流入设备引脚的电流为正，从设备引脚流出的电流为负。

4.6.3 寄存器功能描述

表格 14 TRD 寄存器地址映射

寄存器名	偏移地址	描述
TRD_CFG	0x0E	TRD 配置寄存器
TRD_STATE	0x10	TRD 状态寄存器

表格 15 TRD_CFG (0x0E) TRD 配置寄存器

位/域	名称	R/W	复位值	描述
15:6				保留
5	LOW_CURRENT	R/W	0	换能器驱动电流模式： 0：正常模式，使用 IDRV_0，IDRV_31，IDRV_STEP 1：小电流模式，使用 IDRV_0_DIAG，IDRV_31_DIAG，IDRV_STEP_DIAG
4:0	I_DRV	R/W	11	换能器驱动电流

表格 16 TRD_STATE (0x10) TRD 状态寄存器


位/域	名称	R/W	复位值	描述
15:4				保留
3	VT_OV	R	0	VT 过电压： 0：VT < VT _{OV}

位/域	名称	R/W	复位值	描述
				1: VT > VT _{OV}
2:0	保留			

4.7 模拟信号处理（ASP）

模拟信号处理（Analog Signal Processing, ASP）用于处理换能器回波信号，并为后续的数字处理做好准备。下面是该模块的结构框图：

图 11 模拟信号处理（ASP）



输入信号通过差分放大器从输入引脚 INP 和 INN 获取，以最大限度地减少其他不必要信号的干扰。INP 通常用作信号输入，而 INN 必须连接到换能器的地。输入的模拟回波信号需要在 ADC 转换之前进行放大和滤波。为了适应不同传感器类型和应用场景，该放大器的增益可以根据以下公式进行配置：

$$G_{ANA} = G_{ANA_MIN} + ASP_CTRL[G_ANA] \times G_{ANA_STEP}$$

模拟增益 G_{ANA} 可用作粗略的预校准，而校准增益 G_{CAL} 旨在生产线末端测试期间进行校准，以克服换能器差异。控制位 ASP_CFG[G_ANA] 可以通过嵌入式软件进行配置。

注意：

- (1) 在打开 DSP 后（例如待机后或上电后），应等待 500μs 以确保放大器稳定。
- (2) 不建议在超声波测量期间修改 G_{ANA} 。

4.7.1 余振比较器

余振比较器用于余振时间测量，它是一种诊断机制，用于检测换能器的故障。为此，换能器信号 INP 与一个固定的内部参考电平进行比较。比较器的输出信号 RTC 被输入到数字信号处理

（DSP）中，余振时间的测量在其中进行。在发波和余振阶段，比较器由硬件打开。

4.7.2 模数转换器（ADC）

模数转换器（ADC）将模拟信号转换为数字信号，所有后续步骤都以数字方式处理。

4.7.3 寄存器功能描述

表格 17 ASP 寄存器地址映射

寄存器名	偏移地址	描述
ASP_CFG	0x96	ASP 配置寄存器
ASP_DATA	0x9A	ADC 数据寄存器

表格 18 ASP_CFG (0x96) ASP 控制寄存器

位/域	名称	R/W	复位值	描述
15:5	保留			
4	REDUCE_GAIN	R/W	0	降低增益（用于诊断）： 0：不降低增益（正常模式） 1：降低增益
3	LPF_CFG	R/W	0	低通滤波器配置： 0：常规（< f _{-3dB_LP} ）的低通滤波器频率 1：高频（> f _{-3dB_LP} ）的低通滤波器频率
2:0	G_ANA	R/W	3	模拟增益

表格 19 ASP_DATA (0x9A) ADC 数据寄存器


位/域	名称	R/W	复位值	描述
15:14	保留			
13:0	ADC_VALUE	R	0	ADC 输出的数据

4.8 数字信号处理（DSP）

4.8.1 DSP 功能概述

数字信号处理（Digital Signal Processing, DSP）模块具有多个功能。它执行余振频率测量、余振时间测量、为回波事件生成时间戳，并将换能器信号转换为回波指示。下面是该模块的结构框图：

图 12 数字信号处理 (DSP)



DSP 内部有三个信号路径：

- 一个固定频率信号路径
- 两个高级信号路径，专为编码信号（Chirp）设计

要使用固定频率信号路径生成预处理的回波信息，需要执行以下步骤：

- (1) 首先，从换能器接收到的输入信号需要转换成包络信号。这是通过包络处理器（ENVP）模块完成的。它的输出是原始包络数据及其衍生数据，用于后续处理。
- (2) 接下来，原始包络信号可以通过快速时间常数（FTC）算法进行处理，使其面对干扰信号更稳定。
- (3) 根据配置参数，ENVP_RAW_ENV[VALUE] 数据或 FTC_ENV[VALUE] 数据进一步由数字放大器处理。该放大器提供与时间相关的数字增益控制，称为动态数字增益（DGC）。DGC 增益值可以通过嵌入式软件进行设置。
- (4) 最后，从处理过的包络信号中提取回波信息。为此，IC 提供了一个静态阈值曲线以及一个自动生成的阈值曲线。静态阈值曲线的生成由嵌入式软件控制。除了阈值穿越检测之外，还提供了测量到的回波信号的峰值。每个回波事件都会产生一个中断。

要使用高级信号路径生成预处理的回波信息，需要执行以下步骤：

- (1) 首先，从换能器接收到的输入信号需要转换成包络信号。这是通过包络处理器（ENVP）模块完成的。信号需要根据将要检测的编码类型进行过滤和编码。
- (2) 为了提取回波信息，提供了高级自动阈值检测功能。测量到的峰值、时间戳和置信度一起提供。置信度是根据回波信号与期望信号的相关度来确定的。每个回波事件都会产生一个中断。

此外，为了允许将来扩展回波检测方法，或者由嵌入式软件进行数据分析，多个 DSP 原始信号被提供给 MCU。

注意：

- (1) 通过 DSP_CTRL[DSP_EN] 可以完全停用信号路径（ASP 和 DSP），以减少电流消耗。
- (2) 启用 DSP（DSP_CTRL[DSP_EN] 置为 1）后，需要一段时间才能得到有效的测量结果。确切时间取决于所选的采样频率、标准信号路径中的滤波器设置以及高级信号路径中的滤波器和 AATG 设置。

4.8.2 余振频率测量（RFM）

在发波结束后，换能器会继续振动。余振频率测量（Rining Frequency Measurement, RFM）在余振时间内可以测量接收信号的频率。如果测量到的余振频率与配置的发波频率差异较大，则表示换能器有故障。

要测量余振频率，需要测量多个周期的信号并计算平均值。每个周期都会使 RFM_TOTAL_CNT 寄存器加 1。RFM_CFG[RFM_START] 设置测量周期的开始时间（即发波结束后的周期数）。RFM_CFG[RFM_WIDTH] 定义要测量的周期数。测量到的周期数保存在 RFM_CNT 寄存器中：

$$RFM_CNT = RFM_TOTAL_CNT - RFM_CFG[RFM_START]$$


理想情况下，RFM_TOTAL_CNT 与 RFM_CFG[RFM_START] 之间的差值等于 RFM_CNT 的数值。

在下面的例子中，每个周期（ $1/f_c$ ）采样 8 次，寄存器 RFM_SAMPLE_CNT 保存了在测量周期内取得的采样点数量。那么测量到的频率按如下公式计算：

$$f_{RING} = \frac{8 \times f_c \times RFM_CNT}{RFM_SAMPLE_CNT}$$

下图显示了一个频率测量周期：

图 13 余振频率测量



在上面的例子中，脉冲频率 f_c 为 55kHz。RFM_CFG[RFM_STATE] 位指示测量状态。测量开始时间设置为 3，测量 6 个周期。测量结束时，从 RFM_SAMPLE_CNT 寄存器读出的数字是 47。因此，上图中余振频率可以用以下公式计算：

$$f_{RING} = \frac{8 \times 55000 \times 6}{47} = 56.17 \text{ kHz}$$

4.8.3 余振时间测量 (RTM)

余振时间测量 (Rining Time Measurement, RTM) 用于测量余振结束的时间。在 ASP 内部有一个比较器对模拟输入信号进行比较，用于指示余振结束的时间。测量到的余振时间可以在寄存器 RTM[RTM_VALUE] 中读取。余振时间的测量不受配置参数影响，例如 ASP_CFG[G_ANA]、ENVP_CTRL[G_CAL]、DAMP_CFG[G_DIG] 和数字滤波器的配置参数。


4.8.4 测量定时器 (MT)

当开始发波时 (PUG_CTRL[BURST_START]=1)，测量定时器 (Measurement Timer, MT) 会被重置为 0。该定时器以 1μs 的步长计数，它是评估包络事件、余振时间、DGC 和 STG 的时间基准。最新的数值可以从 MT 寄存器读取。

4.8.5 包络处理器 (ENVP)

包络处理器 (Envelope Processor, ENVP) 包含 3 个信号路径，它们对 ADC 数据进行滤波、解调和放大。对于固定频率信号路径，其输出是原始包络数据以及 I 和 Q 数据和相位信息。对于两个高级信号路径，其输出是滤波数据以及置信度。下面是该模块的结构框图：

图 14 包络处理器 (ENVP)



ENVP 处理过程如下:

- 首先, 使用一个可配置的带通滤波器来限制输入信号的带宽。这个带通滤波器应该用于固定频率信号路径, 但不适用于高级信号路径中的编码信号。
- 滤波后进行降采样。采样率必须根据换能器采样频率和编码信号的长度进行调整。
- 此外, 它允许使用参数 `GCAL` 进行增益校准, 该参数旨在进行生产线末端校准, 以克服换能器偏差。
- 最后, 在固定频率信号路径和高级信号路径中计算包络信号。

4.8.5.1 带通滤波器

带通滤波器的带宽随中心频率 (f_c) 的变化而变化。可以通过控制位 `ENVP_CFG[BW_CFG]` 来配置滤波器的特性。在脉冲发送和余振期间, 建议将 `ENVP_CFG[BW_CFG]` 设置为 2, 以抑制余振期间的频率偏移。余振结束后, 需要重新配置 `ENVP_CFG[BW_CFG]` 用于接收回波信号 (例如根据脉冲数量)。

余振阶段和接收阶段之间的切换可以通过软件控制, 或者由硬件自动控制:

- `ENVP_CFG[ABW_EN]=0`: 软件在所有阶段控制滤波器的行为。
- `ENVP_CFG[ABW_EN]=1`: 在脉冲发送和余振期间, 使用 `ENVP_CFG[BW_CFG]=2` 的滤波器带宽设置。在接收阶段, 使用 `ENVP_CFG[BW_CFG]` 寄存器的配置。硬件自动区分脉冲发送和余振阶段以及接收阶段。在有干扰的情况下 (例如磁场或噪声), 硬件不能自动检测到脉冲发送阶段的结束, 此时软件可以通过 `ENVP_CTRL[ABW_STOP]` 位强制切换到接收阶段。

下表总结了带通滤波器的特性:

表格 20 ENVP -3dB 带宽


ENVP_CFG[BW_CFG]	f_{-3dB}	$Q = \frac{f_c}{\Delta f}$	推荐的脉冲数 PULSE_CNT
0, 1, 2	$0.3751 \times f_c$	2.67	
3	$0.1735 \times f_c$	5.76	
4	$0.0838 \times f_c$	11.93	4
5	$0.0412 \times f_c$	24.26	8, 12, 16, 20, 24
6	$0.0204 \times f_c$	48.91	28, 32
7	$0.0102 \times f_c$	98.21	

注意:

- (1) ENVP_CFG[BW_CFG] 的配置选择取决于换能器类型。上述示例中对于 PULSE_CNT 的建议适用于某品牌 55kHz 换能器，其他换能器可能会有所不同。
- (2) 滤波器的输出信号可能会随 ENVP_CFG[BW_CFG] 的配置变化。

不同的滤波器配置 ENVP_CFG[BW_CFG] 对于采样频率 f_c 的频率响应如下图所示:


图 15 固定频率信号路径频率响应



4.8.5.2 滤波器延迟

包络处理器会对接收到的固定频率回波信号造成延迟。这个延迟取决于脉冲数、驱动频率以及接收信号的波形（波形取决于换能器类型）。例如，下图显示了一个 55kHz 换能器的 16 脉冲固定频率脉冲信号，对应不同的 ENVP_CFG[BW_CFG] 值:

图 16 滤波器延迟



4.8.5.3 降采样

在高级信号路径中，需要解码的信号长度（ENVP_FILT_CFG[FILT_LEN_ADV] 或 ENVP_FILT_CFG[FILT_LEN_STD]）决定了最大采样频率 $f_{c,max}$ （PUG_FC[FC]）。

$$f_{c,max} = \frac{24000000}{60 + 5 \times \max(FILT_LEN_ADV + 1, FILT_LEN_STD + 1)}$$

如果需要使用更高的采样频率 f_c ，那么需要设置降采样（ENVP_FILT_CFG[DSR]=1），或者减少滤波器长度（ENVP_FILT_CFG[FILT_LEN_ADV] 或 ENVP_FILT_CFG[FILT_LEN_STD]）。下表显示了无需降采样的最大允许滤波器长度和频率：

表格 21 不同滤波器长度对应的最大采样频率 f_c

$\max(FILT_LEN_ADV + 1, FILT_LEN_STD + 1)$	最大采样频率 $f_{c,max}$ (kHz)
64	63
48	80
32	109
24	133
16	171

4.8.5.4 高级信号路径

高级信号路径旨在用于处理编码信号。其输出包括 **FILT** 和 **CONF**。高级信号路径也可用于处理固定频率信号，这同样会产生 **FILT** 和 **CONF** 的输出。

高级信号路径（处理编码信号）

在高级信号路径中，滤波器系数可用于处理编码信号。这些系数位于寄存器 ENVP_COEF[31:0]

中，并且可以通过嵌入式软件配置，以便从接收到的数据流中过滤出编码信息。

高级信号路径（处理固定频率信号）

- 在高级信号路径中，滤波器系数可用于为固定频率信号生成一个置信度等级。
- 对于每个滤波器，其系数可以通过 `ENVP_FILT_CFG[FILT1_COEF_SEL]` 和 `ENVP_FILT_CFG[FILT2_COEF_SEL]` 分别进行选择，用于固定频率或编码信号的评估。
- 滤波器长度需要根据脉冲数与 `PUG_CFG[PULSE_CNT]` 进行适配。
- 如果两个高级信号路径滤波器中的一个被选择作为固定频率信号处理，可以用 `ENVP_FILT_CFG[FILT_LEN_STD]` 设置滤波器长度。
- 如果两个滤波器都用于固定频率信号，可以通过 `ENVP_FILT_CFG[FILT_LEN_STD]` 独立选择滤波器 1 的滤波器级数，以及通过 `ENVP_FILT_CFG[FILT_LEN_ADV]` 选择滤波器 2 的滤波器级数。

高级信号路径（滤波器延迟）

包络处理器会延迟接收到的 Chirp 回波信号。这种延迟主要取决于脉冲数和驱动频率。接收信号的形状虽然受换能器类型的影响，但影响比较轻微。可以使用以下公式来估算延迟：

$$t_{\text{DELAY}} \approx \text{PULSE_CNT} \times 1 / f_c$$

例如，下图显示了一个 32 脉冲的 Chirp 信号以及输出的 FILT1：

图 17 滤波器对线性调频信号的延迟





图 18 滤波器对固定频率信号的延迟



4.8.6 快速时间常数（FTC）

快速时间常数（Fast Time Constant, FTC）通过微分算法来改进回波检测。FTC 功能可以通过 FTC_CTRL[FTC_EN] 位来启用。如果 FTC_CTRL[FTC_EN] 被设置为 1:

- 噪声底限会降低
- 包络输出对外部干扰更加稳定
- 回波宽度变小
- 回波高度会根据其噪声量变化

FTC_CTRL[FTC_EN]控制位可以由嵌入式软件设置。FTC 算法输出的最新数值可以从 FTC_ENV[VALUE] 寄存器读出，或通过 DMA 读出。


4.8.7 数字放大器（DAMP）

数字放大器（Digital Amplifier, DAMP）用于将原始包络信号与一个不随时间变化的增益相乘，该增益通过寄存器 DAMP_CFG[G_DIG] 进行配置。为了适应不同换能器类型和应用场景，这个放大器的增益可以根据以下公式进行配置：

$$G_{DIG} = AMPD_CTRL[G_DIG] \times G_{DIG_STEP}$$

下面是该模块的结构框图：

图 19 数字放大器 (DAMP)



4.8.7.1 动态数字增益 (DGC)

除了由软件控制的数字增益，还可以使用一种称为动态数字增益 (Dynamic Gain Control, DGC) 的功能来进行硬件控制的增益调整：


- 动态数字增益随时间改变数字增益 G_{DIG} ，直到达到目标值 $DGC_CFG[G_DIG_MAX]$ 。
- 数字增益的调整在起始时间 $DGC_TB[VALUE]>0$ 后开始，初始增益由 $ASP_CFG[G_ANA]$ 、 $ENVP_CTRL[G_CAL]$ 和 $DAMP_CFG[G_DIG]$ 的值决定。
- 从起始时间开始，数字增益将逐渐增加或减少（例如：为了补偿随距离而衰减的回波信号，从而在更宽范围内获得恒定的回波高度）。
- 随时间变化的 $DAMP_CFG[G_DIG]$ 由 $DGC_CFG[G_DIG_MAX]$ 、 $DGC_CFG[DGC_MODE]$ 和 $DGC_TB[VALUE]$ 参数决定。

递增的 DGC 的例子：

如果时间基准参数 $DGC_TB[VALUE]>0$ 且 $DGC_CFG[DGC_MODE]=0$ ，那么当配置的时间间隔到期时， $DAMP_CFG[G_DIG]$ 的值将会定期增加。这导致 G_{DIG} 随时间线性增加。或者可以通过设置 $DGC_CFG[DGC_MODE]=1$ 来选择不同的算法，该算法通过递增的时间步长增加 G_{DIG} 的值。时间步长从配置的时间间隔开始，并且每 16 步翻倍。在这两种情况下，当达到 $DGC_CFG[G_DIG_MAX]$ 时停止加大增益。

递增增益的配置如下图所示：

图 20 增益递增调整




该图显示了信号路径总增益随时间的变化：

- (1) 黄色虚线代表模拟增益 G_{ANA} 和校准增益 G_{CAL} ，它们不随时间变化。
- (2) 绿色虚线是加上了数字增益 G_{DIG} 。在测量开始时（时间轴上的第一个标记），总增益为 $(G_{ANA} + G_{CAL} + G_{DIG})$ 。
- (3) 时间轴上的第二个标记指示 DGC 功能的开始。图中显示了三种不同的 DGC 选项：
 - 在第一条曲线中，显示了一个自动增加的线性斜率 ($DGC_CFG[DGC_MODE]=0$)。每次配置的间隔 $DGC_TB[VALUE]$ 到期时，数字增益就会增加，直到达到 $DGC_CFG[G_DIG_MAX]$ 。
 - 在第二条曲线中，显示了一个自动增加的准对数斜率 ($DGC_CFG[DGC_MODE]=1$)。每次配置的间隔 $DGC_TB[VALUE]$ 到期时，数字增益就会增加，直到达到 $DGC_CFG[G_DIG_MAX]$ 。每 16 个增量步骤后，间隔 $DGC_TB[VALUE]$ 将自动翻倍，使得 DGC 增益函数的斜率随时间变化而变缓。
 - 第三条曲线表示一个完全由嵌入式软件控制的 DGC 功能。没有配置自动增量， $DAMP_CFG[G_DIG]$ 的值由软件直接设置。
- (4) G_{DIG} 的减少也是类似的。增益调整不能大于最大值 $G_{DIG,max}$ 或小于最小值 $G_{DIG,min}$ 。

4.8.8 回波检测 (ECMP)

回波检测 (Echo Comparator, ECMP) 模块包括一系列功能，从接收到的包络数据中提取回波信息。固定频率信号路径和高级信号路径的回波检测是不同的。下图提供了回波检测的概览，并介绍了不同功能的参数，这些参数将在接下来的章节中更详细地描述。

图 21 ECMP 回波检测



4.8.8.1 固定频率信号路径

包络信号 **DAMP_ENV[VALUE]** 由一个自适应阈值算法进行处理。这个功能称为自动阈值生成 (ATG)。算法的灵敏度和时间常数可以由嵌入式软件配置。自动生成的阈值可以用于噪声抑制目的，并作为回波检测的参考信号。

除了自动生成的阈值，此模块还包含一个静态阈值生成器。为了静态阈值生成的灵活性，应通过设置参数 **STG_TH[VALUE]** 由嵌入式软件控制阈值曲线的节点。硬件支持节点间阈值的线性插值，坡度可以通过时间基准和步长参数 **STG_TB[VALUE]** 及 **STG_STEP_SIZE[VALUE]** 进行

配置。

注意：如果嵌入式软件通过 `ATG_CFG[ATG_EN]` 启用了自动阈值，则硬件回波检测使用静态阈值和自动阈值的最大值。

最后，回波评估检测包络曲线向上或向下穿越阈值曲线的时间，也能够检测包络信号峰值的时间和幅度。这些信息提供给嵌入式软件，用来精确计算回波的位置。由于信号处理是在硬件中进行的，可以将嵌入式微处理器的负荷降到最低。每个检测到的事件都会生成一个中断。

4.8.8.2 高级信号路径

滤波数据（`FILT1/ FILT2`）通过高级自适应阈值（`AATG1/AATG2`）进行处理。单元宽度、单元数和算法的灵敏度可以由嵌入式软件配置。

ECMP 模块检测滤波数据信号的峰值时间和幅度。这些信息提供给嵌入式软件，用来精确计算回波的位置。由于信号处理是在硬件中进行的，可以将嵌入式微处理器的负荷降到最低。每个检测到的事件都会生成一个中断。


4.8.8.3 静态阈值生成（固定频率信号路径）

为了最佳灵活性，静态阈值生成（Static Threshold Generation, STG）可以由嵌入式软件控制。通过设置 `STG_TH[VALUE]` 参数来定义阈值的节点。最新的 `STG_TH[VALUE]` 值可以直接读出或通过 DMA 读出。

为了减轻嵌入式微控制器的负载，硬件支持节点间阈值曲线线性插值的功能。这种插值可以通过两个参数 `STG_TB[VALUE]` 和 `STG_STEP_SIZE[VALUE]` 来控制。

下面的示意图中总结了静态阈值生成的配置选项：

图 22 静态阈值生成



该图例显示了随时间变化的静态阈值曲线。阈值时间的位置（由时间轴上的标记指出）由嵌入式软件定义。图中展示了三种不同的静态阈值生成选项：

- 在第一个位置，嵌入式软件通过设置 `STG_TH[VALUE]` 更新阈值。这里没有使用线性插值，因此阈值随时间保持恒定。

- 在第二个位置，嵌入式软件通过设置 `STG_TH[VALUE]` 更新阈值，并通过设置 `STG_TB[VALUE]` 和 `STG_STEP_SIZE[VALUE]` 定义一个负斜率。每次配置的时间间隔 `STG_TB[VALUE]` 到期时，静态阈值就会减少 `STG_STEP_SIZE[VALUE]` 的绝对值。
- 在第三个位置，嵌入式软件通过设置 `STG_TH[VALUE]` 更新阈值，并通过设置 `STG_TB[VALUE]` 和 `STG_STEP_SIZE[VALUE]` 定义一个正斜率。每次配置的时间间隔 `STG_TB[VALUE]` 到期时，静态阈值就会增加 `STG_STEP_SIZE[VALUE]` 的绝对值。


4.8.8.4 自动阈值生成（固定频率信号路径）

自动阈值生成（Automatic Threshold Generation, ATG）可以通过 3 个参数 `ATG_CFG[ATG_TR]`、`ATG_CFG[ATG_SENS]`、`ATG_CFG[ATG_INI]` 进行配置，并通过 `ATG_CFG[ATG_EN]` 启用。最新的 `ATG_TH[VALUE]` 值可以直接读出或通过 DMA 读出。

`ATG_CFG[ATG_TR]` 影响 ATG 功能的时间响应。阈值的斜率从慢速响应到快速响应可以从 7 个不同的数值中选择。`ATG_CFG[ATG_SENS]` 影响灵敏度，而 `ATG_CFG[ATG_INI]` 配置在脉冲发送开始时的初始值。


以下三个图表均展示了同一个使用案例，即在 50cm 和 90cm 处各有一个 75mm 的障碍物。下图显示了 `ATG_CFG[ATG_INI]` 对自动阈值生成的影响。这在发波时最为明显，并导致了 ATG 起始点的变化。

图 23 `ATG_INI` 对自动阈值的影响（`ATG_SENS=1`，`ATG_TR=4`）



下图显示了 `ATG_CFG[ATG_TR]` 对自动阈值生成的影响。如果包络曲线高于自动阈值（在检测到回波的情况下），`ATG_TH` 将保持在一个恒定的水平。

图 24 ATG_TR 对自动阈值的影响 (ATG_INI=4, ATG_SENS=1)




下表显示了在没有噪声或障碍物的条件下，为了将阈值降低到初始值的 10%所需的周期数。

表格 22 阈值从 100%降低到 10%所需的周期数（以 ATG_CFG[ATG_INI]=2 为例）

ATG_CFG[ATG_TR]	阈值从 100% 降低到 10% 所需的周期数
0	900
1	600
2	450
3	300
4	225
5	180
6, 7	150

下图显示了 ATG_CFG[ATG_SENS] 对自动阈值生成的影响。


图 25 ATG_SENS 对自动阈值的影响 (ATG_INI=4, ATG_TR=4)



4.8.8.5 高级自动阈值生成 (高级信号路径)

每个高级信号路径都有高级自动阈值生成 (Advanced Automatic Threshold Generation, AATG) 功能。下面是高级自动阈值生成的框图:

图 26 高级自动阈值生成 (AATG)



接收到的采样值被存储在单元 (Cell) 中。使用 AATGx_CFG[AATG_CELL_WIDTH] 可以配置

一个单元中存储的采样值的数量。AATGx_CFG[AATG_CELL_NUM] 可以配置当前被测试样本前后的单元数量。

对于每个单元，计算其样本的总和。然后把加权算法的输出值乘以比例因子 AATGx_CFG[AATG_SENS] 来计算阈值。

复位后，或者当从 AATGx_CFG[AATG_DISABLE]=1 切换到 AATGx_CFG[AATG_DISABLE]=0 时，缓冲机制会导致延迟，并且某些样本会被截断。这意味着：

- AATG 初始延迟：
 - 延迟的样本数： $n_delay = AATG_CELL_WIDTH \times AATG_CELL_NUM \times 2$
 - 延迟的时间： $t_delay = n_delay / f_s$
- AATG 周期性延迟：
 - 延迟的样本数： $n_delay = AATG_CELL_WIDTH \times AATG_CELL_NUM$
 - 延迟的时间： $t_delay = n_delay / f_s$
- AATG 截断样本数：
 - 截断的样本数： $n_cut = AATG_CELL_WIDTH \times AATG_CELL_NUM$

注意： f_s 取决于选定的降采样率。

表格 23 AATG 配置示例

AATG_CELL_NUM	AATG_CELL_WIDTH	延迟 n_delay	截断样本数 n_cut
0 (4 个单元)	0 (4 个样本)	32	16
7 (12 个单元)	7 (16 个样本)	384	192
6 (12 个单元)	0 (4 个样本)	96	48
2 (8 个单元)	4 (12 个样本)	192	96

AATG 模块提供了两个就绪标志：AATGx_CFG[AATG_BUF_HALF] 和 AATGx_CFG[AATG_BUF_FULL]。AATGx_CFG[AATG_BUF_HALF] 表示缓冲区填充水平超过 50%，而 AATGx_CFG[AATG_BUF_FULL] 表示完整的缓冲区已经填满。

复位后，或者在 AATGx_CFG[AATG_DISABLE]=1 切换到 AATGx_CFG[AATG_DISABLE]=0 后：

- AATGx_CFG[AATG_BUF_HALF] 可用于测量填充缓冲区 50%所需的时间。在缓冲区填充到 50%之前的所有样本都被截断。
- AATGx_CFG[AATG_BUF_FULL] 可用于测量 AATG 模块引起的时间延迟。

4.8.8.6 回波评估（固定频率信号路径）

回波评估将包络数据的值与选定的阈值曲线的值进行比较，并产生 4 种事件：

- 包络曲线向下穿越阈值曲线
- 包络曲线向上穿越阈值曲线
- 在阈值曲线上方检测到 ENVP_RAW_ENV 的最大值
- 在阈值曲线上方检测到 ENVP_RAW_ENV 的最小值


上述事件可以产生对应的中断（通过配置 DSP_IRQMASK[MASK] 寄存器）。当发生中断时，中断的类型可以从 DSP_IRQSTS 寄存器中读取。

可以通过 ECMP_CFG[ECMP_SENS] 参数设置最小值或最大值检测的灵敏度，这将会减少对不

明确的极值的识别。ECMP_CFG[ECMP_SENS] 定义了检测到有效的极值之前，最少要连续出现多少个不同的 ENVP_RAW_ENV 样本值。

下图是回波评估的示例：

图 27 回波评估（固定频率信号路径）



对于每个事件，可以通过 DMA 将时间戳（16 位）、包络数据（14 位或 8 位）和事件类型标识（2 位）存储在 SRAM 中。包络数据可以选择：

- 当 ECMP_CFG[ECMP_DMA_VAL]=0 时，存储的包络数据为 ENVP_RAW_ENV 的高 14 位，即 ENVP_RAW_ENV[15:2]。
- 当 ECMP_CFG[ECMP_DMA_VAL]=1 时，存储的包络数据为 8 位的 DAMP_ENV[7:0]。

表格 24 事件存储格式 ECMP_CFG[ECMP_DMA_VAL]=0

位域	描述
[31:30]	事件类型
[29:16]	包络数据 ENVP_RAW_ENV[15:2]
[15:0]	时间戳

表格 25 事件存储格式 ECMP_CFG[ECMP_DMA_VAL]=1

位域	描述
[31:30]	事件类型
[29:24]	0
[23:16]	包络数据 DAMP_ENV[7:0]

位域	描述
[15:0]	时间戳

表格 26 事件类型


事件类型	数值	描述
TLH_EVT	0	包络曲线向上穿越阈值曲线
THL_EVT	1	包络曲线向下穿越阈值曲线
MIN_EVT	2	在阈值曲线上方检测到 ENVP_RAW_ENV 的最小值
MAX_EVT	3	在阈值曲线上方检测到 ENVP_RAW_ENV 的最大值。 注：当 ENVP_RAW_ENV 的最大值超出范围时，第一个超出范围的样本将会触发该事件。

4.8.8.7 回波评估（高级信号路径）

回波评估将滤波数据（FILT1/ FILT2）的值与高级自动阈值曲线的值进行比较。当包络曲线高于阈值时，检测到 FILT1/ FILT2 数据的最大值将会产生事件。如果配置了 DSP_IRQMASK[MASK] 寄存器，则会产生中断。可以通过 ECMP_CFG[ECMP_SENS] 参数设置检测灵敏度，这可以减少对不明确的极值的识别。ECMP_CFG[ECMP_SENS] 的值定义了检测到最大值之前，必须经过多少个连续的具有正斜率的 FILT1/ FILT2 的数值。

下图显示了回波评估的一个示例：

图 28 回波评估（高级信号路径）



每个事件为 48 位。对于每个事件，可以通过 DMA 将由时间戳（16 位）、滤波数据（16 位）和

置信度等级（4 位）组成的数据包存储在 SRAM 中。

表格 27 事件存储格式

位域	描述
[47:36]	0
[35:32]	置信度等级 CONF[3:0]。置信度取值范围为 0 到 15： 置信度 0 为最低，表示回波信号与预期信号的相关性为 0。 置信度 15 为最高，表示回波信号与预期信号的相关性为 1。
[31:16]	包络数据 FILT[15:0]
[15:0]	时间戳

4.8.9 近场检测（NFD）


近场检测模块（Near Field Detection, NFD）可以检测到多达 5 个回波，并将其提供给嵌入式软件进行进一步分析。该算法基于这样一种情况：即近距离物体可能会导致多次回波。但是也存在一种特殊情况：如果回波处于饱和状态，它将在饱和开始时被检测到。

NFD 相关寄存器说明如下：

- NFD_CFG[NFD_SENS] 配置回波评估的灵敏度。NFD_CFG[NFD_SENS]=0 表示最高灵敏度，而 NFD_CFG[NFD_SENS]=7 则为最低灵敏度。
- 参数 NFD_CFG[NFD_IRQ_CNT] 设置触发 NFD 中断所需记录的回波数。
- NFD_CFG[NFD_CNT] 表示已经记录的回波数量。
- 通过 NFD_TH[VALUE] 可以设置 NFD 检测的阈值。
- NFD_ECHOx 和 NFD_TSx 寄存器存储记录的回波数值及其对应的时间戳。进一步的评估由嵌入式软件完成。

下图展示了 NFD 的例子：

图 29 近场检测（NFD）




4.8.10 包络数据接口（MDI）

包络数据接口（Measurement Data Interface, MDI）是硬件提供的一种机制，通过这种机制嵌入式软件能够获取原始包络数据和其他内部信号。可以由软件执行进一步的信号处理，或者用于分析目的。

原始数据通过 DMA 被传输到 SRAM 中。保存到 SRAM 中的数据代表了观测信号的移动窗口，该窗口会自动与当前采样位置对齐。移动窗口的基地址和宽度是可配置的。下图说明了获取的信号数据到 SRAM 的映射：

图 30 包络数据接口 (MDI)



MDI 模块可以并行处理四个不同的数据通道。在上图中显示了通道 0 的配置参数：

- MDI_DMA_SIZE: 采集窗口的大小
- MDI_DMA_ADDR: DMA 传输到 SRAM 中的基地址

4.8.10.1 MDI 通道数据源选择

通过寄存器 MDI_CHANNEL_CFG 可以配置每个通道的数据源。一旦该通道有新的值可用（通常在选择降采样率 f_s 时），选定的包络数据将自动传输到 SRAM 中。分配给特定通道的 SRAM 区域将以循环的方式被写入。对于每个通道，都有一个索引寄存器，指向最新的包络数据在 SRAM 区域内的相对位置。每当有更新的值被存储后，这个索引就会增加。如果索引达到了配置的窗口大小，它将回绕到 0。如果选择了两个或更多的信号，并且需要同时将多个更新的值传输到 SRAM 中，这些 DMA 请求将按照从通道 0 到 3 的顺序依次处理。

表格 28 通道 0 数据源选择

CH0	信号	类型	描述
0	DAMP_ENV	8 位无符号整数	固定频率信号路径包络数据
1	ENVP_RAW_ENV	16 位无符号整数	固定频率信号路径原始包络数据
2	FILT1	16 位无符号整数	高级信号路径 1 原始包络数据
3	ENVD_RAW	16 位有符号整数	固定频率信号路径原始包络数据的一阶导数

表格 29 通道 1 数据源选择

CH1	信号	类型	描述
0	DAMP_ENV	8 位无符号整数	固定频率信号路径包络数据
1	AATG2_TH	16 位无符号整数	高级信号路径 2 自动阈值
2	ENV_PHI	8 位有符号整数	固定频率信号路径包络数据的相位分量（二进制补码）
3	CONF1	4 位无符号整数	高级信号路径 1 置信度等级

表格 30 通道 2 数据源选择

CH2	信号	类型	描述
0	ENV_I	16 位有符号整数	固定频率信号路径原始包络数据的 I 部分
1	ENV_PHID	8 位有符号整数	固定频率信号路径包络数据的相位分量的导数
2	FILT2	16 位无符号整数	高级信号路径 2 原始包络数据
3	max(STG_TH, ATG_TH)	8 位无符号整数	固定频率信号路径静态阈值和自动阈值的最大值

表格 31 通道 3 数据源选择

CH3	信号	类型	描述
0	ENV_Q	16 位有符号整数	固定频率信号路径原始包络数据的 Q 部分
1	AATG1_TH	16 位无符号整数	高级信号路径 1 自动阈值
2	STG_TH	8 位无符号整数	固定频率信号路径静态阈值
3	CONF2	4 位无符号整数	高级信号路径 2 置信度等级

4.8.11 信号路径延迟

信号路径延迟，即从接收到信号到该信号被识别为有效的回波（回波的峰值）之间的延迟，取决于换能器类型、信号路径选择以及配置参数的设定：

- 对于标准信号路径，信号的传播延迟由这些因素构成：换能器、模拟信号处理（放大器/滤波器/ADC）以及带通滤波器、降采样、固定频率信号路径处理。
- 对于高级信号路径，信号的传播延迟由这些因素构成：换能器、模拟信号处理（放大器/滤波器/ADC）、数字信号处理、降采样、高级信号路径处理以及高级自动阈值生成。

下表提供了影响延迟时间的各个组件的概览：

表格 32 信号路径延迟

功能模块	延迟
换能器和外围电路	取决于换能器类型和外部组件的数值
ASP（放大器，滤波器，ADC）	$t_{\text{DELAY}} \ll 1 / f_c$
DSP：滤波器延迟	取决于接收到的信号波形、脉冲数以及 ENV_P_CFG[BW_CFG]的配置。 （详见 4.8.5.2 滤波器延迟） 例如： 58 kHz 换能器，16 个脉冲，固定频率：

功能模块	延迟
	ENVP_CFG[BW_CFG]=4: $t_{\text{DELAY}}=0.37\text{ms}$ ENVP_CFG[BW_CFG]=5: $t_{\text{DELAY}}=0.45\text{ms}$ ENVP_CFG[BW_CFG]=6: $t_{\text{DELAY}}=0.57\text{ms}$ 58 kHz 换能器, 8 kHz 带宽, 64 个脉冲, 线性调频: ENVP_CFG[BW_CFG]=4: $t_{\text{DELAY}}=0.82\text{ms}$ ENVP_CFG[BW_CFG]=5: $t_{\text{DELAY}}=0.91\text{ms}$ ENVP_CFG[BW_CFG]=6: $t_{\text{DELAY}}=1.08\text{ms}$
DSP: 高级信号路径	取决于接收到的信号波形、脉冲数以及换能器中心频率。(详见 4.8.5.4 高级信号路径) $t_{\text{DELAY}} \approx \text{PULSE_CNT} / f_c$
DSP: AATG 高级自动阈值生成	取决于单元数量、单元宽度以及换能器中心频率 $t_{\text{DELAY}} \approx \text{AATG_CELL_WIDTH} \times \text{AATG_CELL_NUM} / f_c$ (详见 4.8.8.5 高级自动阈值生成)

由于内部参数配置以及外部组件的行为会影响延迟, 因此很难计算出确切的延迟时间。可以根据上述表格来估算延迟。建议在系统开发阶段进行应用参考测量, 以补偿所有延迟。

4.8.12 DSP 中断

每当 RFM、RTM、NFD、ECMP 或 MDI 模块检测到事件时, 将根据 DSP_IRQMASK 中断屏蔽寄存器的配置生成中断。详见中断相关寄存器的功能描述。

4.8.13 寄存器功能描述

表格 33 DSP 寄存器地址映射

寄存器名	偏移地址	描述
DSP_CTRL	0x00	DSP 控制寄存器
ENVP_CFG	0x02	ENVP 配置寄存器
ENVP_CTRL	0x04	ENVP 控制寄存器
ENVP_RAW_ENV	0x06	原始包络数据寄存器
ENVP_FILT_CFG	0x08	滤波配置寄存器
ENVP_COEF_0_3	0x0A	滤波器系数[3:0]寄存器
ENVP_COEF_4_7	0x0C	滤波器系数[7:4]寄存器
ENVP_COEF_8_11	0x0E	滤波器系数[11:8]寄存器
ENVP_COEF_12_15	0x10	滤波器系数[15:12]寄存器
ENVP_COEF_16_19	0x12	滤波器系数[19:16]寄存器
ENVP_COEF_20_23	0x14	滤波器系数[23:20]寄存器
ENVP_COEF_24_27	0x16	滤波器系数[27:24]寄存器
ENVP_COEF_28_31	0x18	滤波器系数[31:28]寄存器

寄存器名	偏移地址	描述
FTC_CTRL	0x1A	FTC 控制寄存器
FTC_ENV	0x1C	FTC 包络数据寄存器
DAMP_CFG	0x1E	DAMP 配置寄存器
DGC_CFG	0x20	DGC 配置寄存器
DGC_TB	0x22	DGC 时间基准寄存器
DAMP_ENV	0x24	DAMP 包络数据寄存器
MT	0x26	测量定时器寄存器
RFM_CFG	0x28	RFM 配置寄存器
RFM_TOTAL_CNT	0x2A	总周期计数器寄存器
RFM_CNT	0x2C	周期计数器寄存器
RFM_SAMPLE_CNT	0x2E	采样计数器寄存器
RTM	0x30	余振时间寄存器
ATG_CFG	0x32	ATG 配置寄存器
ATG_TH	0x34	自动阈值寄存器
AATG1_CFG	0x36	AATG1 配置寄存器
AATG2_CFG	0x38	AATG2 配置寄存器
STG_TH	0x3A	静态阈值寄存器
STG_TB	0x3C	STG 时间基准寄存器
STG_STEP_SIZE	0x3E	STG 步长寄存器
ECMP_CFG	0x40	ECMP 配置寄存器
ECMP_DMA_CFG	0x42	ECMP DMA 配置寄存器
ECMP1_DMA_CFG	0x44	ECMP1 DMA 配置寄存器
ECMP2_DMA_CFG	0x46	ECMP2 DMA 配置寄存器
ECMP_DMA_ADDR	0x48	ECMP DMA 基地址寄存器
ECMP1_DMA_ADDR	0x4A	ECMP1 DMA 基地址寄存器
ECMP2_DMA_ADDR	0x4C	ECMP2 DMA 基地址寄存器
ECMP_DMA_NEXT_ADDR	0x4E	ECMP DMA 后续地址寄存器
ECMP1_DMA_NEXT_ADDR	0x50	ECMP1 DMA 后续地址寄存器
ECMP2_DMA_NEXT_ADDR	0x52	ECMP2 DMA 后续地址寄存器
ECMP_DMA_NEXT_OFFSET	0x54	ECMP DMA 后续位置寄存器
ECMP1_DMA_NEXT_OFFSET	0x56	ECMP1 DMA 后续位置寄存器
ECMP2_DMA_NEXT_OFFSET	0x58	ECMP2 DMA 后续位置寄存器
MDI_CHANNEL_CFG	0x5C	MDI 通道数据源选择寄存器

寄存器名	偏移地址	描述
MDI0_DMA_CFG	0x5E	MDI 通道 0 DMA 控制寄存器
MDI1_DMA_CFG	0x60	MDI 通道 1 DMA 控制寄存器
MDI2_DMA_CFG	0x62	MDI 通道 2 DMA 控制寄存器
MDI3_DMA_CFG	0x64	MDI 通道 3 DMA 控制寄存器
MDI0_DMA_ADDR	0x66	MDI 通道 0 DMA 基地址寄存器
MDI1_DMA_ADDR	0x68	MDI 通道 1 DMA 基地址寄存器
MDI2_DMA_ADDR	0x6A	MDI 通道 2 DMA 基地址寄存器
MDI3_DMA_ADDR	0x6C	MDI 通道 3 DMA 基地址寄存器
MDI0_DMA_NEXT_ADDR	0x6E	MDI 通道 0 DMA 后续地址寄存器
MDI1_DMA_NEXT_ADDR	0x70	MDI 通道 1 DMA 后续地址寄存器
MDI2_DMA_NEXT_ADDR	0x72	MDI 通道 2 DMA 后续地址寄存器
MDI3_DMA_NEXT_ADDR	0x74	MDI 通道 3 DMA 后续地址寄存器
MDI0_DMA_NEXT_OFFSET	0x76	MDI 通道 0 DMA 后续位置寄存器
MDI1_DMA_NEXT_OFFSET	0x78	MDI 通道 1 DMA 后续位置寄存器
MDI2_DMA_NEXT_OFFSET	0x7A	MDI 通道 2 DMA 后续位置寄存器
MDI3_DMA_NEXT_OFFSET	0x7C	MDI 通道 3 DMA 后续位置寄存器
NFD_CFG	0x7E	NFD 配置寄存器
NFD_TH	0x80	NFD 阈值寄存器
NFD_ECHO1	0x82	NFD 包络 1 寄存器
NFD_TS1	0x84	NFD 时间戳 1 寄存器
NFD_ECHO2	0x86	NFD 包络 2 寄存器
NFD_TS2	0x88	NFD 时间戳 2 寄存器
NFD_ECHO3	0x8A	NFD 包络 3 寄存器
NFD_TS3	0x8C	NFD 时间戳 3 寄存器
NFD_ECHO4	0x8E	NFD 包络 4 寄存器
NFD_TS4	0x90	NFD 时间戳 4 寄存器
NFD_ECHO5	0x92	NFD 包络 5 寄存器
NFD_TS5	0x94	NFD 时间戳 5 寄存器
DSP_IRQSTS	0xB0	DSP 中断状态寄存器
DSP_IRQMASK	0xB4	DSP 中断屏蔽寄存器
DSP_IRQEN	0xB8	DSP 中断使能寄存器
DSP_IRQDIS	0xBA	DSP 中断禁止寄存器
DSP_IRQPRIO	0xBC	DSP 中断嵌套寄存器

寄存器名	偏移地址	描述
DSP_IRQNUM	0xBE	DSP 中断编号寄存器

表格 34 DSP_CTRL (0x00) DSP 控制寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2	DSP_STATE	R	1	DSP 信号路径状态: 0: 信号路径关闭状态 1: 信号路径活动状态 (或者正在从活动状态变为关闭状态)
1	POWER_DOWN	R/W	0	设置 DSP 进入省电模式: 0: 禁用省电模式 1: 启用省电模式 注意: 只有当 DSP_CTRL[DSP_EN]=0 时, 才能进入省电模式。 注意: 在省电模式期间, DSP 寄存器的访问是受限的。
0	DSP_EN	R/W	1	使能 DSP 信号路径: 0: 关闭信号路径 1: 打开信号路径 注意: 在将 DSP_EN 从 1 设置为 0 之后, DSP 达到关闭状态大约需要 30 μ s。在 DSP 达到关闭状态 (DSP_STATE=0) 之前, 请勿进入待机 (standby) 模式。 注意: 如果将 DSP_EN 从 0 设置为 1, 模拟部分将被打开, 并且放大器进行内部稳定, 这可能会导致滤波器输出增大。

表格 35 ENVP_CFG (0x02) ENVP 配置寄存器

位/域	名称	R/W	复位值	描述
15:12	保留			
11	ADV_IN	R/W	0	高级信号路径输入选择: 0: 原始数据 (推荐) 1: 带通滤波后的数据
10	STD_IN	R/W	1	固定频率信号路径输入选择: 0: 原始数据 1: 带通滤波后的数据 (推荐)
9	DSR	R/W	0	降采样率选择: 0: 采样频率 $f_s = f_c$ 1: 采样频率 $f_s = f_c / 2$
8:4	G_CAL	R/W	16	校准增益 G _{CAL} 配置
3	ABW_EN	R/W	1	启用自动带宽: 0: 不启动自动带宽, 软件控制滤波器的行为 1: 硬件自动设置脉冲发送和余振阶段以及接收阶段的带宽。在脉冲发送和余振期间, 使用 ENVP_CFG[BW_CFG]=2 的滤波器带宽设置。在接收阶段, 使用 ENVP_CFG[BW_CFG] 寄存器的配置。 (参见 4.8.5.1 带通滤波器)

位/域	名称	R/W	复位值	描述
2:0	BW_CFG	R/W	5	数字滤波带宽配置 (参见 4.8.5.1 带通滤波器)

表格 36 ENVP_CTRL (0x04) ENVP 控制寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1	RESTART	W	0	重启包络处理器 (将输入乘法器的状态计数器设置为 0)
0	ABW_STOP	W	0	将数字滤波带宽强制设置为接收阶段的配置 (参见 4.8.5.1 带通滤波器)

表格 37 ENVP_RAW_ENV (0x06) 原始包络数据寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	包络处理器输出的原始包络数据

表格 38 ENVP_FILT_CFG (0x08) 滤波配置寄存器

位/域	名称	R/W	复位值	描述
15:14	保留			
13	FILT2_COEF_SEL	R/W	0	滤波器 2 系数输入选择: 0: 使用来自 ENVP_COEF 寄存器的系数 1: 使用用于固定频率评估的系数
12	FILT1_COEF_SEL	R/W	0	滤波器 1 系数输入选择: 0: 使用来自 ENVP_COEF 寄存器的系数 1: 使用用于固定频率评估的系数
11:6	FILT_LEN_ADV	R/W	63	当进行编码信号评估时, 所使用的滤波器级数 (FILT_LEN_ADV + 1)。 注意: 如果 FILT1_COEF_SEL=1 且 FILT2_COEF_SEL=1, 那么 FILT_LEN_ADV 表示滤波器 2 的滤波器级数。
5:0	FILT_LEN_STD	R/W	15	当进行固定频率评估时, 所使用的滤波器级数 (FILT_LEN_STD + 1)。 注意: 如果 FILT1_COEF_SEL=1 且 FILT2_COEF_SEL=1, 那么 FILT_LEN_STD 表示滤波器 1 的滤波器级数。

表格 39 ENVP_COEF_0_3 (0x0A) 滤波器系数[3:0]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF3	R/W	0	滤波器系数[3]
11:8	COEF2	R/W	0	滤波器系数[2]
7:4	COEF1	R/W	0	滤波器系数[1]
3:0	COEF0	R/W	0	滤波器系数[0]

表格 40 ENVP_COEF_4_7 (0x0C) 滤波器系数[7:4]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF7	R/W	0	滤波器系数[7]
11:8	COEF6	R/W	0	滤波器系数[6]
7:4	COEF5	R/W	0	滤波器系数[5]
3:0	COEF4	R/W	0	滤波器系数[4]

表格 41 ENVP_COEF_8_11 (0x0E) 滤波器系数[11:8]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF11	R/W	0	滤波器系数[11]
11:8	COEF10	R/W	0	滤波器系数[10]
7:4	COEF9	R/W	0	滤波器系数[9]
3:0	COEF8	R/W	0	滤波器系数[8]

表格 42 ENVP_COEF_12_15 (0x10) 滤波器系数[15:12]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF15	R/W	0	滤波器系数[15]
11:8	COEF14	R/W	0	滤波器系数[14]
7:4	COEF13	R/W	0	滤波器系数[13]
3:0	COEF12	R/W	0	滤波器系数[12]

表格 43 ENVP_COEF_16_19 (0x12) 滤波器系数[19:16]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF19	R/W	0	滤波器系数[19]
11:8	COEF18	R/W	0	滤波器系数[18]
7:4	COEF17	R/W	0	滤波器系数[17]
3:0	COEF16	R/W	0	滤波器系数[16]

表格 44 ENVP_COEF_20_23 (0x14) 滤波器系数[23:20]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF23	R/W	0	滤波器系数[23]
11:8	COEF22	R/W	0	滤波器系数[22]
7:4	COEF21	R/W	0	滤波器系数[21]
3:0	COEF20	R/W	0	滤波器系数[20]

表格 45 ENVP_COEF_24_27 (0x16) 滤波器系数[27:24]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF27	R/W	0	滤波器系数[27]

位/域	名称	R/W	复位值	描述
11:8	COEF26	R/W	0	滤波器系数[26]
7:4	COEF25	R/W	0	滤波器系数[25]
3:0	COEF24	R/W	0	滤波器系数[24]

表格 46 ENVP_COEF_28_31 (0x18) 滤波器系数[31:28]寄存器

位/域	名称	R/W	复位值	描述
15:12	COEF31	R/W	0	滤波器系数[31]
11:8	COEF30	R/W	0	滤波器系数[30]
7:4	COEF29	R/W	0	滤波器系数[29]
3:0	COEF28	R/W	0	滤波器系数[28]

表格 47 FTC_CTRL (0x1A) FTC 控制寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3	FTC_EN	R/W	0	使能 FTC 功能： 0: 禁用 FTC 1: 使能 FTC
2:0	FTC_CFG	R/W	5	FTC 配置，取值范围 0 ~ 7。 0 为最快的过滤算法，7 为最慢的过滤算法。

表格 48 FTC_ENV (0x1C) FTC 包络数据寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	FTC 输出的包络数据

表格 49 DAMP_CFG (0x1E) DAMP 控制寄存器

位/域	名称	R/W	复位值	描述
15:7	保留			
6:0	G_DIG	R/W	0	数字放大器增益

表格 50 DGC_CFG (0x20) DGC 控制寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7	DGC_MODE	R/W	1	DGC 增益调整方式： 0: 线性调整 1: 对数调整
6:0	G_DIG_MAX	R/W	64	DGC 目标增益。当 DAMP_CFG[G_DIG] 达到目标增益时，DGC 功能停止调整增益值。

表格 51 DGC_TB (0x22) DGC 时间基准寄存器

位/域	名称	R/W	复位值	描述
15:12	保留			
11:0	VALUE	R/W	0	DGC 时间基准

表格 52 DAMP_ENV (0x24) DAMP 包络数据寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	VALUE	R	0	DAMP 输出的包络数据

表格 53 MT (0x26) 测量定时器寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	测量时间戳（从开始发波到当前的微秒数）

表格 54 RFM_CFG (0x28) RFM 控制寄存器

位/域	名称	R/W	复位值	描述
15:11	保留			
10	RFM_STATE	R	1	余振频率测量的工作状态： 0：正在进行 1：已完成
9:5	RFM_WIDTH	R/W	16	测量窗口的宽度。如果测量了这么多个周期，寄存器 RFM_SAMPLE_CNT 的计数器将停止计数。
4:0	RFM_START	R/W	8	测量开始时间。如果 RFM_TOTAL_CNT 中测量到的周期数达到此数值，计数器 RFM_SAMPLE_CNT 开始计数。

表格 55 RFM_TOTAL_CNT (0x2A) 总周期计数器寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:0	VALUE	R	0	发波结束后测到的总周期数

表格 56 RFM_CNT (0x2C) 周期计数器寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:0	VALUE	R	0	开始测量后测到的周期数

表格 57 RFM_SAMPLE_CNT (0x2E) 采样计数器寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:0	VALUE	R	0	在测量周期内取得的采样点数量

表格 58 RTM (0x30) 余振时间寄存器

位/域	名称	R/W	复位值	描述
15:14	保留			
13	RTM_STATE	R	1	余振时间测量的工作状态： 0：正处于发波阶段或余振阶段 1：已检测到余振结束
12:0	RTM_VALUE	R	0	测量到的余振时间

表格 59 ATG_CFG (0x32) ATG 控制寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9	ATG_EN	R/W	1	ATG 使能： 0：关闭 ATG 功能 1：打开 ATG 功能
8:6	ATG_INI	R/W	5	当开始发波时 ATG 的初始值： 0：无初始值 1：32 2：64 3：80 4：96 5：112 6：128 7：144
5:3	ATG_SENS	R/W	3	ATG 灵敏度： 0：2.0 1：2.5 2：3.0 3：3.5 4：4.0 5：4.5 6：5.0 7：6.0
2:0	ATG_TR	R/W	3	ATG 时间响应： 0：0（慢） 1：1 2：2 3：3 4：4 5：5 6：6（快） 7：6（快）

表格 60 ATG_TH (0x34) 自动阈值寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	VALUE	R	0	自动阈值

表格 61 AATG1_CFG (0x36) AATG1 控制寄存器

位/域	名称	R/W	复位值	描述
15:11	保留			
10	AATG_BUF_HALF	R	0	缓冲区填充 50%标志: 0: AATG1 缓冲区填充小于 50% 1: AATG1 缓冲区填充大于等于 50% (缓冲区初始化完成)
9	AATG_BUF_FULL	R	0	缓冲区填充完成标志: 0: AATG1 缓冲区没有完全填满 1: AATG1 缓冲区完全填满, 产生输出
8	AATG_DISABLE	R/W	0	关闭 AATG1: 0: AATG1 正在运行 1: AATG1 关闭
7:6	AATG_SENS	R/W	1	AATG1 灵敏度: 0: 3.5 1: 4.0 2: 4.5 3: 5.0
5:3	AATG_CELL_WIDTH	R/W	3	AATG1 单元宽度 (一个单元中存储的样本数量): 0: 4 1: 6 2: 8 3: 10 4: 12 5: 14 6: 16 7: 16
2:0	AATG_CELL_NUM	R/W	2	AATG1 单元数量: 0: 4 1: 6 2: 8 3: 10 4: 12 5: 12 6: 12 7: 12

表格 62 AATG2_CFG (0x38) AATG2 控制寄存器

位/域	名称	R/W	复位值	描述
15:11	保留			
10	AATG_BUF_HALF	R	0	缓冲区填充 50%标志: 0: AATG2 缓冲区填充小于 50% 1: AATG2 缓冲区填充大于等于 50% (缓冲区初始化完成)
9	AATG_BUF_FULL	R	0	缓冲区填充完成标志: 0: AATG2 缓冲区没有完全填满 1: AATG2 缓冲区完全填满, 产生输出
8	AATG_DISABLE	R/W	0	关闭 AATG2: 0: AATG1 正在运行 1: AATG1 关闭
7:6	AATG_SENS	R/W	1	AATG2 灵敏度: 0: 3.5 1: 4.0 2: 4.5 3: 5.0
5:3	AATG_CELL_WIDTH	R/W	3	AATG2 单元宽度 (一个单元中存储的样本数量): 0: 4 1: 6 2: 8 3: 10 4: 12 5: 14 6: 16 7: 16
2:0	AATG_CELL_NUM	R/W	2	AATG2 单元数量: 0: 4 1: 6 2: 8 3: 10 4: 12 5: 12 6: 12 7: 12

表格 63 STG_TH (0x3A) 静态阈值寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	VALUE	R/W	128	静态阈值

表格 64 STG_TB (0x3C) STG 时间基准寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9:0	VALUE	R/W	0	STG 自动增量时间基准

表格 65 STG_SETP (0x3E) STG 步长寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	VALUE	R/W	0	STG 自动增量步长（有符号，二进制补码）

表格 66 ECMP_CFG (0x40) ECMP 控制寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7	ECMP_DMA_VAL	R/W	0	选择 DMA 存储的数据格式： 0: ENVP_RAW_ENV 的高 14 位（ENVP_RAW_ENV[15:2]） 1: DAMP_ENV[7:0] （参见 4.8.8.6 回波评估）
6:4	ECMP_SENS	R/W	5	配置回波评估时最小值或最大值检测的灵敏度，即检测到有效的极值之前，最少要连续出现多少个不同的 ENVP_RAW_ENV 样本值。 0: 1 个不同的样本值 ... 7: 8 个不同的样本值
3:0	ECMP_SRC_SEL	R/W	15	回波评估数据源选择，每一位代表一个事件（0: 关闭，1: 打开）： Bit 0: TLH_EVT Bit 1: THL_EVT Bit 2: MAX_EVT Bit 3: MIN_EVT （参见 4.8.8.6 回波评估）

表格 67 ECMP_DMA_CFG (0x42) ECMP DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9	保留			
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕： 1: 当缓冲区填满后，会把 ECMP_DMA_CFG[BUF_LEN] 强制设置为 0（禁用 DMA），并产生中断。 0: 当缓冲区填满后，会产生中断，然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度，以 32 位为单位。 0: 禁用 DMA 1...255: 缓冲区长度

位/域	名称	R/W	复位值	描述
				注意：可以通过 ECMP_CFG[ECMP_SRC_SEL] 选择缓冲区填充的数据源。 注意：即使缓冲区尚未到达末尾，向 BUF_LEN 写入 0 也会立即停止 DMA。 注意：在将缓冲区长度改变为非 0 值之前，应将 ECMP_CFG[ECMP_SRC_SEL] 设置为 0，以删除之前的事件。 注意：写入非 0 值在缓冲区处于起始位置时生效。

表格 68 ECMP1_DMA_CFG (0x44) ECMP1 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9				保留
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕： 1：当缓冲区填满后，会把 ECMP1_DMA_CFG[BUF_LEN] 强制设置为 0（禁用 DMA），并产生中断。 0：当缓冲区填满后，会产生中断，然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度，以 16 位为单位。 0：禁用 DMA 1...255：缓冲区长度 注意：DMA 每次写入 48 位（3 个 16 位），因此缓冲区长度必须是 3 的整数倍。 注意：即使缓冲区尚未到达末尾，向 BUF_LEN 写入 0 也会立即停止 DMA。 注意：写入非 0 值在缓冲区处于起始位置时生效。

表格 69 ECMP2_DMA_CFG (0x46) ECMP2 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9				保留
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕： 1：当缓冲区填满后，会把 ECMP2_DMA_CFG[BUF_LEN] 强制设置为 0（禁用 DMA），并产生中断。 0：当缓冲区填满后，会产生中断，然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度，以 16 位为单位。 0：禁用 DMA 1...255：缓冲区长度 注意：DMA 每次写入 48 位（3 个 16 位），因此缓冲区长度必须是 3 的整数倍。 注意：即使缓冲区尚未到达末尾，向 BUF_LEN 写入 0 也会立即停止 DMA。 注意：写入非 0 值在缓冲区处于起始位置时生效。

表格 70 ECMP_DMA_ADDR (0x48) ECMP DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意: ECMP_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意: ECMP_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 71 ECMP1_DMA_ADDR (0x4A) ECMP1 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意: ECMP1_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意: ECMP1_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 72 ECMP2_DMA_ADDR (0x4C) ECMP2 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意: ECMP2_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意: ECMP2_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 73 ECMP_DMA_NEXT_ADDR (0x4E) ECMP DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意: ECMP_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 74 ECMP1_DMA_NEXT_ADDR (0x50) ECMP1 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意: ECMP1_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 75 ECMP2_DMA_NEXT_ADDR (0x52) ECMP2 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意: ECMP2_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 76 ECMP_DMA_NEXT_OFFSET (0x54) ECMP DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8				保留

位/域	名称	R/W	复位值	描述
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 ECMP_DMA_CFG[BUF_LEN] – 1。 注意： 如果缓冲区长度 ECMP_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 77 ECMP1_DMA_NEXT_OFFSET (0x56) ECMP1 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 ECMP1_DMA_CFG[BUF_LEN] – 1。 注意： 如果缓冲区长度 ECMP1_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 78 ECMP2_DMA_NEXT_OFFSET (0x58) ECMP2 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 ECMP2_DMA_CFG[BUF_LEN] – 1。 注意： 如果缓冲区长度 ECMP2_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 79 MDI_CHANNEL_CFG (0x5C) MDI 通道数据源选择寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:6	CH3	R/W	0	MDI 通道 3 数据源选择 (参见 4.8.10.1 MDI 通道数据源选择)
5:4	CH2	R/W	0	MDI 通道 2 数据源选择 (参见 4.8.10.1 MDI 通道数据源选择)
3:2	CH1	R/W	0	MDI 通道 1 数据源选择 (参见 4.8.10.1 MDI 通道数据源选择)
1:0	CH0	R/W	0	MDI 通道 0 数据源选择 (参见 4.8.10.1 MDI 通道数据源选择)

表格 80 MDI0_DMA_CFG (0x5E) MDI 通道 0 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9	保留			
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕： 1：当缓冲区填满后，会把 MDI0_DMA_CFG[BUF_LEN] 强制设置为 0（禁用 DMA），并产生中断。

位/域	名称	R/W	复位值	描述
				0: 当缓冲区填满后, 会产生中断, 然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度, 以 16 位为单位。根据寄存器 MDI_CHANNEL_CFG 选择的数据源填充缓冲区。 0: 禁用 DMA 1...255: 缓冲区长度 注意: 即使缓冲区尚未到达末尾, 向 BUF_LEN 写入 0 也会立即停止 DMA。 注意: 写入非 0 值在缓冲区处于起始位置时生效。

表格 81 MDI1_DMA_CFG (0x60) MDI 通道 1 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9				保留
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕: 1: 当缓冲区填满后, 会把 MDI1_DMA_CFG[BUF_LEN] 强制设置为 0 (禁用 DMA), 并产生中断。 0: 当缓冲区填满后, 会产生中断, 然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度, 以 16 位为单位。根据寄存器 MDI_CHANNEL_CFG 选择的数据源填充缓冲区。 0: 禁用 DMA 1...255: 缓冲区长度 注意: 即使缓冲区尚未到达末尾, 向 BUF_LEN 写入 0 也会立即停止 DMA。 注意: 写入非 0 值在缓冲区处于起始位置时生效。

表格 82 MDI2_DMA_CFG (0x62) MDI 通道 2 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9				保留
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕: 1: 当缓冲区填满后, 会把 MDI2_DMA_CFG[BUF_LEN] 强制设置为 0 (禁用 DMA), 并产生中断。 0: 当缓冲区填满后, 会产生中断, 然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度, 以 16 位为单位。根据寄存器 MDI_CHANNEL_CFG 选择的数据源填充缓冲区。 0: 禁用 DMA

位/域	名称	R/W	复位值	描述
				1...255: 缓冲区长度 注意: 即使缓冲区尚未到达末尾, 向 BUF_LEN 写入 0 也会立即停止 DMA。 注意: 写入非 0 值在缓冲区处于起始位置时生效。

表格 83 MDI3_DMA_CFG (0x64) MDI 通道 3 DMA 控制寄存器

位/域	名称	R/W	复位值	描述
15:9				保留
8	WRAP_DISABLE	R/W	0	禁止缓冲区环绕: 1: 当缓冲区填满后, 会把 MDI3_DMA_CFG[BUF_LEN] 强制设置为 0 (禁用 DMA), 并产生中断。 0: 当缓冲区填满后, 会产生中断, 然后重新从头开始填充缓冲区。
7:0	BUF_LEN	R/W	0	缓冲区的长度, 以 16 位为单位。根据寄存器 MDI_CHANNEL_CFG 选择的数据源填充缓冲区。 0: 禁用 DMA 1...255: 缓冲区长度 注意: 即使缓冲区尚未到达末尾, 向 BUF_LEN 写入 0 也会立即停止 DMA。 注意: 写入非 0 值在缓冲区处于起始位置时生效。

表格 84 MDI0_DMA_ADDR (0x66) MDI 通道 0 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意: MDI0_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意: MDI0_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 85 MDI1_DMA_ADDR (0x68) MDI 通道 1 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意: MDI1_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意: MDI1_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 86 MDI2_DMA_ADDR (0x6A) MDI 通道 2 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意：MDI2_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意：MDI2_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 87 MDI3_DMA_ADDR (0x6C) MDI 通道 3 DMA 基地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	DMA 缓冲区基地址 注意：MDI3_DMA_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。 注意：MDI3_DMA_ADDR[ADDR] 在缓冲区处于起始位置时生效。

表格 88 MDI0_DMA_NEXT_ADDR (0x6E) MDI 通道 0 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意：MDI0_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 89 MDI1_DMA_NEXT_ADDR (0x70) MDI 通道 1 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意：MDI1_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 90 MDI2_DMA_NEXT_ADDR (0x72) MDI 通道 2 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意：MDI2_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 91 MDI3_DMA_NEXT_ADDR (0x74) MDI 通道 3 DMA 后续地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R	0	DMA 状态机将要写入的下一个地址 注意：MDI3_DMA_NEXT_ADDR[ADDR] 是相对于系统 SRAM 基地址的偏移量。

表格 92 MDI0_DMA_NEXT_OFFSET (0x76) MDI 通道 0 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8				保留

位/域	名称	R/W	复位值	描述
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 MDI0_DMA_CFG[BUF_LEN] - 1。 注意： 如果缓冲区长度 MDI0_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 93 MDI1_DMA_NEXT_OFFSET (0x78) MDI 通道 1 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 MDI1_DMA_CFG[BUF_LEN] - 1。 注意： 如果缓冲区长度 MDI1_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 94 MDI2_DMA_NEXT_OFFSET (0x7A) MDI 通道 2 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 MDI2_DMA_CFG[BUF_LEN] - 1。 注意： 如果缓冲区长度 MDI2_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 95 MDI3_DMA_NEXT_OFFSET (0x7C) MDI 通道 3 DMA 后续位置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	OFFSET	R	0	DMA 状态机将要写入的下一个缓冲区位置（相对于缓冲区起始位置的偏移量），取值范围从 0 到 MDI3_DMA_CFG[BUF_LEN] - 1。 注意： 如果缓冲区长度 MDI3_DMA_CFG[BUF_LEN] 发生改变，那么此位域的值无效，直到完成下一次缓冲区环绕。

表格 96 NFD_CFG (0x7E) NFD 配置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:5	NFD_CNT	R	0	已经记录的回波数量
4:3	NFD_IRQ_CNT	R/W	1	触发 NFD 中断所需记录的回波数： 0：记录 2 个回波 1：记录 3 个回波 2：记录 4 个回波 3：记录 5 个回波

位/域	名称	R/W	复位值	描述
2:0	NFD_SENS	R/W	3	回波评估的灵敏度。即在检测到回波的最大值之前，最少要连续出现多少个不同的 ENVP_RAW_ENV 样本值。 0: 1 个 1: 2 个 ... 7: 8 个

表格 97 NFD_TH (0x80) NFD 阈值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R/W	500	NFD 阈值

表格 98 NFD_ECHO1 (0x82) NFD 包络 1 寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	检测到第 1 个回波的包络值 (ENVP_RAW_ENV)

表格 99 NFD_TS1 (0x84) NFD 时间戳 1 寄存器

位/域	名称	R/W	复位值	描述
15:0	TS	R	0	检测到第 1 个回波的时间戳

表格 100 NFD_ECHO2 (0x86) NFD 包络 2 寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	检测到第 2 个回波的包络值 (ENVP_RAW_ENV)

表格 101 NFD_TS2 (0x88) NFD 时间戳 2 寄存器

位/域	名称	R/W	复位值	描述
15:0	TS	R	0	检测到第 2 个回波的时间戳

表格 102 NFD_ECHO3 (0x8A) NFD 包络 3 寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	检测到第 3 个回波的包络值 (ENVP_RAW_ENV)

表格 103 NFD_TS3 (0x8C) NFD 时间戳 3 寄存器

位/域	名称	R/W	复位值	描述
15:0	TS	R	0	检测到第 3 个回波的时间戳

表格 104 NFD_ECHO4 (0x8E) NFD 包络 4 寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	检测到第 4 个回波的包络值 (ENVP_RAW_ENV)

表格 105 NFD_TS4 (0x90) NFD 时间戳 4 寄存器

位/域	名称	R/W	复位值	描述
15:0	TS	R	0	检测到第 4 个回波的时间戳

表格 106 NFD_ECHO5 (0x92) NFD 包络 5 寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	检测到第 5 个回波的包络值 (ENVP_RAW_ENV)

表格 107 NFD_TS5 (0x94) NFD 时间戳 5 寄存器

位/域	名称	R/W	复位值	描述
15:0	TS	R	0	检测到第 5 个回波的时间戳

表格 108 DSP_IRQSTS (0xB0) DSP 中断状态寄存器

位/域	名称	R/W	复位值	描述
15	MDI3_BUF_WRAP	R/W	0	MDI 通道 3 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
14	MDI2_BUF_WRAP	R/W	0	MDI 通道 2 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
13	MDI1_BUF_WRAP	R/W	0	MDI 通道 1 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
12	MDI0_BUF_WRAP	R/W	0	MDI 通道 0 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
11	ECMP2_BUF_WRAP	R/W	0	ECMP2 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
10	ECMP1_BUF_WRAP	R/W	0	ECMP1 DMA 缓冲区已满。 向该位写入 1 清除事件标志。
9	ECMP_BUF_WRAP	R/W	0	ECMP DMA 缓冲区已满。 向该位写入 1 清除事件标志。
8	NFD_FINISH	R/W	0	NFD 数据收集已完成。 向该位写入 1 清除事件标志。
7	RTM_FINISH	R/W	0	余振时间测量已完成。 向该位写入 1 清除事件标志。
6	RFM_FINISH	R/W	0	余振频率测量已完成。 向该位写入 1 清除事件标志。
5	FILT2_MAX	R/W	0	高级信号路径 2 检测到最大值 (FILT2)。 向该位写入 1 清除事件标志。
4	FILT1_MAX	R/W	0	高级信号路径 1 检测到最大值 (FILT1)。 向该位写入 1 清除事件标志。
3	RAW_ENV_MIN	R/W	0	固定频率信号路径在阈值曲线上方检测到 ENVP_RAW_ENV 的最小值。 向该位写入 1 清除事件标志。
2	RAW_ENV_MAX	R/W	0	固定频率信号路径在阈值曲线上方检测到 ENVP_RAW_ENV 的最大值。 向该位写入 1 清除事件标志。
1	DOWN_CROSS	R/W	0	固定频率信号路径包络曲线向下穿越阈值曲线。 向该位写入 1 清除事件标志。
0	UP_CROSS	R/W	0	固定频率信号路径包络曲线向上穿越阈值曲线。

位/域	名称	R/W	复位值	描述
				向该位写入 1 清除事件标志。

表格 109 DSP_IRQMASK (0xB4) DSP 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:0	MASK	R/W	0	中断屏蔽寄存器共 16 位，分别对应 DSP_IRQSTS 寄存器 16 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 110 DSP_IRQEN (0xB8) DSP 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	VEN	W	0	用于使能中断。例如向该寄存器写入 5，则 DSP_IRQMASK 寄存器的第 5 位会被置 1。

表格 111 DSP_IRQDIS (0xBA) DSP 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 5，则 DSP_IRQMASK 寄存器的第 5 位会被清 0。

表格 112 DSP_IRQPRIO (0xBC) DSP 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:5				保留
4:0	PRI0	R/W	16	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。

表格 113 DSP_IRQNUM (0xBE) DSP 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:5				保留
4:0	NUM	R/W	0	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.9 定时器模块（TMR）

4.9.1 功能特性

- (1) 两个定时器
- (2) 预分频器具有以下功能

- 重装载值
 - 归零事件
 - 可通过软件触发重装载
- (3) 计数器具有以下功能：
- 重装载值
 - 归零事件
 - 可通过软件触发重装载
 - 可以自动重新加载，否则计数器在达到零时停止（单次模式）
 - 可以启动或停止

使用定时器的步骤：

- (1) 重新设置计数器和预分频器的重装载值
- (2) 通过 TMR_CFG 寄存器使能计数器，在自由运行模式和单次模式之间进行选择
- (3) 通过 TMR_CTRL 寄存器触发重新加载，以重新加载/重新启动计数器和/或其预分频器

4.9.2 寄存器功能描述

表格 114 TMR 寄存器地址映射

寄存器名	偏移地址	描述
TMR_CFG	0x00	配置寄存器
TMR_CTRL	0x02	命令寄存器
TMR_CNT_RELOAD0	0x04	计数器 0 重装载值寄存器
TMR_CNT_RELOAD1	0x06	计数器 1 重装载值寄存器
TMR_PSC_RELOAD0	0x08	预分频器 0 重装载值寄存器
TMR_PSC_RELOAD1	0x0A	预分频器 1 重装载值寄存器
TMR_CNT0	0x0C	计数器 0 当前值寄存器
TMR_CNT1	0x0E	计数器 1 当前值寄存器
TMR_IRQSTS	0x30	中断状态寄存器
TMR_IRQMASK	0x34	中断屏蔽寄存器
TMR_IRQEN	0x38	中断使能寄存器
TMR_IRQDIS	0x3A	中断禁止寄存器
TMR_IRQPRIO	0x3C	中断嵌套寄存器
TMR_IRQNUM	0x3E	中断编号寄存器

表格 115 TMR_CFG (0x00) 配置寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:4	CLK_SRC	R/W	0	1: 计数器选择 1 μ s 时钟 0: 计数器选择预分频器时钟
3:2	AUTO_RELOAD_EN	R/W	0	1: 启用计数器 n 自动重装载 0: 禁用

位/域	名称	R/W	复位值	描述
1:0	PSC_EN	R/W	0	1: 使能计数器 n 和预分频器 n 0: 禁用 注: 禁用正在运行的计数器将立即停止计数器和预分频器

表格 116 TMR_CTRL (0x02) 命令寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:2	PSC_RELOAD	W	0	1: 触发预分频器 n 重装载/重启
1:0	CNT_RELOAD	W	0	1: 触发计数器 n 重装载/重启

表格 117 TMR_CNT_RELOAD0 (0x04) 计数器 0 重装载值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R/W	0	计数器重装载值 (TMR_CNT_RELOAD0[VALUE] = 时钟周期 - 1)

表格 118 TMR_CNT_RELOAD1 (0x06) 计数器 1 重装载值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R/W	0	计数器重装载值 (TMR_CNT_RELOAD1[VALUE] = 时钟周期 - 1)

表格 119 TMR_PSC_RELOAD0 (0x08) 预分频器 0 重装载值寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	VALUE	R/W	0	预分频器重装载值 (TMR_PSC_RELOAD0[VALUE] = 时钟周期 - 1)

表格 120 TMR_PSC_RELOAD1 (0x0A) 预分频器 1 重装载值寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	VALUE	R/W	0	预分频器重装载值 (TMR_PSC_RELOAD1[VALUE] = 时钟周期 - 1)

表格 121 TMR_CNT0 (0x0C) 计数器 0 当前值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	当前计数器值 (时钟周期 = TMR_CNT0[VALUE] + 1)

表格 122 TMR_CNT1 (0x0E) 计数器 1 当前值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0	当前计数器值 (时钟周期 = TMR_CNT1[VALUE] + 1)

表格 123 TMR_IRQSTS (0x30) 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:4				保留

位/域	名称	R/W	复位值	描述
3:2	PSC_ZERO_EVT	R/W	0	预分频器 n 为 0
1:0	CNT_ZERO_EVT	R/W	0	计数器 n 为 0

表格 124 TMR_IRQMASK (0x34) 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	MASK	R/W	0	每一位分别对应 TMR_IRQSTS 寄存器 4 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 125 TMR_IRQEN (0x38) 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	VEN	W	0	用于使能中断。例如向该寄存器写入 1，则 TMR_IRQMASK 寄存器的第 1 位会被置 1。

表格 126 TMR_IRQDIS (0x3A) 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 1，则 TMR_IRQMASK 寄存器的第 1 位会被清 0。

表格 127 TMR_IRQPRIO (0x3C) 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	PRIO	R/W	4	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。


表格 128 TMR_IRQNUM (0x3E) 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	NUM	R/W	4	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.10 模拟数据采集（ADA）

模拟数据采集（Analog Data Acquisition, ADA）模块提供了测量 IC 内部和外部各种模拟信号的手段。它完全独立于用作回波信号处理的 ADC（使用了第二个 ADC）。ADC 输入选择、转换控制以及转换后数据的进一步处理应由嵌入式软件来执行。ADA 模块的结构在下面的框图中表示：

图 31 模拟数据采集 (ADA)



ADA 转换过程说明如下:

- 通过寄存器 `ADA_CFG[CH_SEL]` 和 `ADA_CFG[SIG_SEL]` 配置 ADC 的输入源。
- 在配置输入源之后, 可以通过设置 `ADA_CTRL[START]=1` 来启动 ADC, 将选定的输入源转换为 10 位数值。
- 当 `ADA_CTRL[STATUS]=1` 时, 表示转换完成。
- 从 `ADA_DATA` 寄存器中读取转换结果。

ADC 的转换时间取决于 `ADA_CFG[CLK_DIV]` 和 `ADA_CFG[SAMP_PERIOD]`, 以及基于 f_{CLK} 的时钟周期数, 具体公式为:

$$N_{CONV} = (N_{SAMP} + 10) \times cdiv + 3$$

4.10.1 ADA 信号输入源

ADC 的输入信号可以从一系列内部和外部源中选择。对于高电压输入源, 信号将会通过一个因子进行衰减, 以便将其转换成 ADC 的参考电压范围内。下表总结了可用的输入源设置:

表格 129 模拟数据采集输入源

CH_SEL	SIG_SEL	衰减	描述
0	1	ALV	GPIO0 输入电压
0	2	ALV	GPIO1 输入电压

CH_SEL	SIG_SEL	衰减	描述
0	3	A _{LV}	GPIO2 输入电压
0	4	A _{LV}	GPIO3 输入电压
0	5	A _{LV}	DAC0 输出电压 注意： 选择此通道，会使 DAC 从 GPIO2 断开
0	6	A _{LV}	DAC1 输出电压 注意： 选择此通道，会使 DAC 从 GPIO3 断开
1	1	A _{HV}	供电电压 V _{SUP}
1	2	A _{HV}	换能器驱动电压 V _T
1	3	A _{LV}	内部参考电压
1	4	A _{LV}	数字核心电压 V _{VDD}
1	5	A _{LV}	温度传感器电压
3	2	A _{LV}	MTP 参考电压

注意：不建议在敏感的超声波接收阶段进行 ADA 测量。

4.10.2 寄存器功能描述

表格 130 ADA 寄存器地址映射

寄存器名	偏移地址	描述
ADA_CFG	0x00	ADA 配置寄存器
ADA_CTRL	0x02	ADA 控制寄存器
ADA_DATA	0x04	ADA 数据寄存器

表格 131 ADA_CFG (0x00) ADA 配置寄存器

位/域	名称	R/W	复位值	描述
15:10				保留
9:8	CLK_DIV	R/W	0	ADC 时钟分频器： 0: cdiv = 1 1: cdiv = 2 (推荐) 2: cdiv = 4 3: cdiv = 8
7:6	SAMP_PERIOD	R/W	0	ADC 采样周期： 0: N _{SAMP} = 32 时钟周期 (f _{ADC_CLK}) 1: N _{SAMP} = 16 时钟周期 (f _{ADC_CLK}) (推荐) 2: N _{SAMP} = 8 时钟周期 (f _{ADC_CLK}) 3: N _{SAMP} = 4 时钟周期 (f _{ADC_CLK}) 注： f _{ADC_CLK} = f _{CLK} / cdiv
5	EN_100K	R/W	0	通过 100k 电阻接地使能电流测量
4:3	CH_SEL	R/W	0	ADC 输入通道选择 (参见 4.10.1 ADA 信号输入源)
2:0	SIG_SEL	R/W	0	ADC 输入信号选择 (参见 4.10.1 ADA 信号输入源)

表格 132 ADA_CTRL (0x02) ADA 控制寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1	STATUS	R	1	ADC 转换结束标志: 0: ADC 转换正在进行 1: ADC 转换已完成
0	START	R/W	0	写: 向该位写入 1 开始 ADC 转换 读: 0: ADC 转换已经开始 1: ADC 转换尚未开始

表格 133 ADA_DATA (0x04) ADA 数据寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9:0	VALUE	R	0	ADC 转换结果

4.10.3 温度传感器

此 IC 内部集成的温度传感器可以用来调整换能器频率或监控 IC 的温度:


- 检测到的温度是 IC 的结温, 并非 IC 周围环境的温度。
- 温度传感器上的当前电压 $TSENS_C$ 可以通过嵌入式软件读取。
- 返回的 10 位电压对应于 IC 温度。 $TSENS_C$ 值越大表示温度 T 越低。
- $TSENS_{OFF}$ 是在 25°C 时温度传感器 ADC 输出的校准偏移值。
- 增益校正因子 $TSENS_{GAIN}$ 用于校正增益误差, 步宽为 0.01。数值 32 代表增益校正因子为 1。
- 为了确保温度计算的准确性, $TSENS_{OFF}$ 和 $TSENS_{GAIN}$ 应该在校准后保存在非易失存储器中, 供嵌入式软件使用。

要从 $TSENS_C$ 的数值计算出温度值, 可以使用以下公式:

$$T(TSENS_C) = 25^{\circ}\text{C} + (TSENS_C - TSENS_{OFF}) \times TSENS_{SLOPE} \times [1 + (TSENS_{GAIN} - 32) \times 0.01]$$

温度测量的准确性在下图中表示:

图 32 温度传感器



4.11 通用输入输出接口

此 IC 提供了 4 个通用接口，它们可以非常灵活地被用作以下功能：

- 数字输入输出接口
- ADA 模块的模拟输入信号
- UART 接口
- SWD 调试接口
- DAC 的模拟输出

表格 134 GPIO 特性

	GPIO0	GPIO1	GPIO2	GPIO3
数字输入	√	√	√	√
数字输出	√	√	√	√
模拟输入	√	√	√	√
模拟输出	-	-	√	√
UART	UART_RX	UART_TX	UART_RX	UART_TX
SWD	SWDCLK	SWDIO	-	-
上拉电阻	√	√	√	√


注意：GPIO 引脚的输入输出电压范围是在 VDDD 和 GNDD 之间。

4.11.1 通用输入输出（GPIO）

此模块用于访问通用数字 IO 接口。共有 4 路 IO，支持上升沿中断和下降沿中断。

其结构如下图所示：

图 33 GPIO



4.11.1.1 寄存器功能描述

表格 135 GPIO 寄存器地址映射

寄存器名	偏移地址	描述
GPIO_OUT	0x00	GPIO 输出寄存器
GPIO_OE	0x02	GPIO 输出使能寄存器
GPIO_IN	0x04	GPIO 输入寄存器
GPIO_IE	0x06	GPIO 输入使能寄存器
GPIO_PULL_UP	0x08	GPIO 上拉使能寄存器
GPIO_CFG	0x0A	IO 功能选择寄存器
GPIO_IRQSTS	0x30	GPIO 中断状态寄存器
GPIO_IRQMASK	0x34	GPIO 中断屏蔽寄存器
GPIO_IRQEN	0x38	GPIO 中断使能寄存器
GPIO_IRQDIS	0x3A	GPIO 中断禁止寄存器
GPIO_IRQPRIO	0x3C	GPIO 中断嵌套寄存器
GPIO_IRQNUM	0x3E	GPIO 中断编号寄存器

表格 136 GPIO_OUT (0x00) GPIO 输出寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	VALUE	R/W	0	输出数据，4 个 Bit 分别对应 4 个 GPIO。

表格 137 GPIO_OE (0x02) GPIO 输出使能寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	ENABLE	R/W	0	输出使能，4 个 Bit 分别对应 4 个 GPIO。 0: 输入 1: 输出

表格 138 GPIO_IN (0x04) GPIO 输入寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	VALUE	R/W	0	输入数据，4 个 Bit 分别对应 4 个 GPIO。

表格 139 GPIO_IE (0x06) GPIO 输入使能寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	ENABLE	R/W	0	输入使能，4 个 Bit 分别对应 4 个 GPIO。 0: 禁用输入 1: 使能输入

表格 140 GPIO_PULL_UP (0x08) GPIO 上拉使能寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	ENABLE	R/W	0	上拉使能，4 个 Bit 分别对应 4 个 GPIO。 0: 禁用上拉 1: 使能上拉 注意： 此寄存器只有在 GPIO 时才会生效。如果 IO 被用作其他功能（如 UART 或 SWD），将会强制禁用上拉。

表格 141 GPIO_CFG (0x0A) IO 功能选择寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2	UART_SEL	R/W	0	UART 端口选择： 0: UART 使用 GPIO0/1 端口 1: UART 使用 GPIO2/3 端口 注意： 使用 GPIO_CFG[FUNC_SEL] 使能 UART 端口。
1:0	FUNC_SEL	R/W	0	端口功能选择： 00: 所有 IO 都是数据 IO x1: GPIO0/2 作为 UART_RX 1x: GPIO1/3 作为 UART_TX

表格 142 GPIO_IRQSTS (0x30) GPIO 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7	NEG3_EVT	R/W	0	GPIO3 下降沿中断。 向该位写入 1 清除事件标志。
6	POS3_EVT	R/W	0	GPIO3 上升沿中断。 向该位写入 1 清除事件标志。

位/域	名称	R/W	复位值	描述
5	NEG2_EVT	R/W	0	GPIO2 下降沿中断。 向该位写入 1 清除事件标志。
4	POS2_EVT	R/W	0	GPIO2 上升沿中断。 向该位写入 1 清除事件标志。
3	NEG1_EVT	R/W	0	GPIO1 下降沿中断。 向该位写入 1 清除事件标志。
2	POS1_EVT	R/W	0	GPIO1 上升沿中断。 向该位写入 1 清除事件标志。
1	NEG0_EVT	R/W	0	GPIO0 下降沿中断。 向该位写入 1 清除事件标志。
0	POS0_EVT	R/W	0	GPIO0 上升沿中断。 向该位写入 1 清除事件标志。

表格 143 GPIO_IRQMASK (0x34) GPIO 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	MASK	R/W	0	每一位分别对应 GPIO_IRQSTS 寄存器 8 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 144 GPIO_IRQEN (0x38) GPIO 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	VEN	W	0	用于使能中断。例如向该寄存器写入 5, 则 GPIO_IRQMASK 寄存器的第 5 位会被置 1。

表格 145 GPIO_IRQDIS (0x3A) GPIO 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 5, 则 GPIO_IRQMASK 寄存器的第 5 位会被清 0。

表格 146 GPIO_IRQPRIO (0x3C) GPIO 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	PRIO	R/W	8	中断向量嵌套。软件可以把当前的中断向量写入该寄存器, 则只有更高优先级 (编号更小) 的中断可以嵌套。

表格 147 GPIO_IRQNUM (0x3E) GPIO 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			

位/域	名称	R/W	复位值	描述
3:0	NUM	R/W	8	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.11.2 通用异步收发器（UART）

此 IC 包含一个精简的 UART 模块，支持 8 位数据位，1 位停止位，无奇偶校验。

UART 包含一个发送（TX）缓冲区和一个接收（RX）缓冲区：

- 当移位寄存器正在发送一个字符时，可以向写缓冲区写入一个新字符
- 当接收缓冲区中的数据等待处理器读取时，移位寄存器可以接收下一个字符

UART 提供了四种中断：

- 接收中断
- 发送中断
- 接收溢出中断
- 发送溢出中断

4.11.2.1 寄存器功能描述

表格 148 UART 寄存器地址映射

寄存器名	偏移地址	描述
UART_DATA	0x00	UART 数据寄存器
UART_STATE	0x04	UART 缓冲区状态寄存器
UART_CTRL	0x08	UART 控制寄存器
UART_INTCTRL	0x0C	UART 中断控制寄存器
UART_BAUD_LOW	0x10	波特率分频器低位寄存器
UART_BAUD_HIGH	0x12	波特率分频器高位寄存器
UART_IRQSTS	0x30	UART 中断状态寄存器
UART_IRQMASK	0x34	UART 中断屏蔽寄存器
UART_IRQEN	0x38	UART 中断使能寄存器
UART_IRQDIS	0x3A	UART 中断禁止寄存器
UART_IRQPRIO	0x3C	UART 中断嵌套寄存器
UART_IRQNUM	0x3E	UART 中断编号寄存器

表格 149 UART_DATA (0x00) UART 数据寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	DATA	R/W	0	写：开始发送数据 读：读取接收到的数据

表格 150 UART_STATE (0x04) UART 缓冲区状态寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3	RX_OV	R/W	0	接收缓冲区溢出, 写 1 清除
2	TX_OV	R/W	0	发送缓冲区溢出, 写 1 清除
1	RX_FULL	R	0	接收缓冲区已满
0	TX_FULL	R	0	发送缓冲区已满

表格 151 UART_CTRL (0x08) UART 控制寄存器

位/域	名称	R/W	复位值	描述
15:7	保留			
6	HS_EN	R/W	0	使能高速测试模式
5	RX_OV_INT_EN	R/W	0	使能接收缓冲区溢出中断
4	TX_OV_INT_EN	R/W	0	使能发送缓冲区溢出中断
3	RX_INT_EN	R/W	0	使能接收中断
2	TX_INT_EN	R/W	0	使能发送中断
1	RX_EN	R/W	0	使能接收
0	TX_EN	R/W	0	使能发送

表格 152 UART_INTCTRL (0x0C) UART 中断控制寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3	RX_OV_INT	R/W	0	接收缓冲区溢出中断, 写 1 清除
2	TX_OV_INT	R/W	0	发送缓冲区溢出中断, 写 1 清除
1	RX_INT	R/W	0	接收中断, 写 1 清除
0	TX_INT	R/W	0	发送中断, 写 1 清除

表格 153 UART_BAUD_LOW (0x10) 波特率分频器低位寄存器

位/域	名称	R/W	复位值	描述
15:0	DIV	R/W	0	波特率分频器低 16 位 (共 20 位), 最小值为 16。 波特率时钟 = SYS_CLK / DIV

注意: 必须以 32 位写入波特率寄存器 (写入地址 0x10)

表格 154 UART_BAUD_HIGH (0x12) 波特率分频器高位寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	DIV	R/W	0	波特率分频器高 4 位 (共 20 位)

注意: 必须以 32 位写入波特率寄存器 (写入地址 0x10)

表格 155 UART_IRQSTS (0x30) UART 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3	RX_OV_INT	R/W	0	接收缓冲区溢出中断
2	TX_OV_INT	R/W	0	发送缓冲区溢出中断
1	RX_INT	R/W	0	接收中断
0	TX_INT	R/W	0	发送中断

表格 156 UART_IRQMASK (0x34) UART 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	MASK	R/W	0	每一位分别对应 UART_IRQSTS 寄存器 4 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 157 UART_IRQEN (0x38) UART 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	VEN	W	0	用于使能中断。例如向该寄存器写入 2, 则 UART_IRQMASK 寄存器的第 2 位会被置 1。

表格 158 UART_IRQDIS (0x3A) UART 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 2, 则 UART_IRQMASK 寄存器的第 2 位会被清 0。

表格 159 UART_IRQPRIO (0x3C) UART 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	PRIO	R/W	4	中断向量嵌套。软件可以把当前的中断向量写入该寄存器, 则只有更高优先级 (编号更小) 的中断可以嵌套。

表格 160 UART_IRQNUM (0x3E) UART 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	NUM	R/W	4	读: 如果当前有中断发生, 该寄存器返回当前发生的最高优先级 (最小编号) 的中断。如果当前未发生中断, 则返回第一个未使用的中断编号。 写: 写入该寄存器用于清除对应的中断事件。

4.11.3 数模转换器（DAC）

此 IC 提供了两个 8 位 DAC 输出用于调试。DAC 的输出会跟随寄存器内容 DAC_DATA0 和 DAC_DATA1，或者自动更新为选定的内部数据源。DAC 的参考电压是 VDDD。

注意：要使用 DAC，相应的 GPIO 输出驱动必须被禁用。将相应 DAC 通道的 GPIO_OE 和 GPIO_PULL_UP 设置为 0 以使用 DAC 输出。

4.11.3.1 寄存器功能描述

表格 161 DAC 寄存器地址映射

寄存器名	偏移地址	描述
DAC_CFG	0x00	DAC 配置寄存器
DAC_DATA0	0x02	DAC0 输出寄存器
DAC_DATA1	0x04	DAC1 输出寄存器

表格 162 DAC_CFG (0x00) DAC 配置寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:2	DAC1_OUT	R/W	0	配置 DAC1（输出到 GPIO3）： 00：关闭 01：输出寄存器 DAC_DATA1 的数据 10：输出 DAMP_ENV 包络数据 11：输出 max(STG_TH, ATG_TH) 静态阈值和自动阈值的最大值
1:0	DAC0_OUT	R/W	0	配置 DAC0（输出到 GPIO2）： 00：关闭 01：输出寄存器 DAC_DATA0 的数据 10：输出 DAMP_ENV 包络数据 11：输出 max(STG_TH, ATG_TH) 静态阈值和自动阈值的最大值

表格 163 DAC_DATA0 (0x02) DAC0 输出寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	VALUE	R/W	0	DAC0 输出数据

表格 164 DAC_DATA1 (0x04) DAC1 输出寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	VALUE	R/W	0	DAC1 输出数据

4.12 系统控制（SYSC）

4.12.1 功能特性

- （1）在待机模式下，关闭系统和看门狗时钟

- (2) 待机模式如果 CPU 处于空闲状态（通过 WFI 指令），则将关闭 MTP 电源
- 从待机模式恢复时，需要考虑 MTP 唤醒时间
- (3) 以下唤醒条件可以唤醒系统
- 上电复位
 - DSI3 FCC 输入变为低电平
 - 测试模式唤醒（仅用于 IC 测试）

4.12.2 寄存器功能描述

表格 165 SYSC 寄存器地址映射

寄存器名	偏移地址	描述
SYSC_STDBY_CTRL	0x00	待机控制寄存器
SYSC_BIST_CTRL	0x02	自检控制寄存器
SYSC_TRIM_CTRL	0x04	调整控制寄存器
SYSC_CAP_CTRL	0x06	电容测量控制寄存器
SYSC_IRQSTS	0x30	中断状态寄存器
SYSC_IRQMASK	0x34	中断屏蔽寄存器
SYSC_IRQEN	0x38	中断使能寄存器
SYSC_IRQDIS	0x3A	中断禁止寄存器
SYSC_IRQPRIO	0x3C	中断嵌套寄存器
SYSC_IRQNUM	0x3E	中断编号寄存器

表格 166 SYSC_STDBY_CTRL (0x00) 待机控制寄存器

位/域	名称	R/W	复位值	描述
15:1	保留			
0	STDBY	W	0	写 1：系统待机模式激活 注：系统唤醒由 DSI3 唤醒信号完成

表格 167 SYSC_BIST_CTRL (0x02) 自检控制寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1	DSP_BIST_EN	R/W	0	使能信号路径自检 0：正常模式 1：使能数字反馈：BRG 至 ENVP
0	ASP_BIST_EN	R/W	0	使能信号路径自检 0：正常模式 1：使能模拟反馈：TRD 至 ASP

表格 168 SYSC_TRIM_CTRL (0x04) 调整控制寄存器

位/域	名称	R/W	复位值	描述
15:14	保留			

位/域	名称	R/W	复位值	描述
13	WP	R/W	0	写 1 时, 对该寄存器进行写保护 注: 此位只能写入一次。
12:9	保留			
8:6	DSI_BC_TRIM	R/W	0	DSI3 偏置电流调整值 注: 此寄存器受奇偶校验位保护
5:3	TRD_CC_TRIM	R/W	0	TRD 恒流调整值 注: 此寄存器受奇偶校验位保护
2:0	CC_TRIM	R/W	0	恒流调整值 注: 此寄存器受奇偶校验位保护

表格 169 SYSC_CAP_CTRL (0x06) 电容测量控制寄存器

位/域	名称	R/W	复位值	描述
15:14	保留			
13:4	RESULT	R	0	电容放电时间测量结果 注: 如果 DIAG_START=0, 则 RESULT 设置为 0
3	CVDDA_STS	R	0	CVDDA 当前的诊断状态
2	CVDDD_STS	R	0	CVDDD 当前的诊断状态
1	DIAG_SEL	R/W	0	选择诊断通道 0: CVDDA 电容测量 1: CVDDD 电容测量
0	DIAG_START	R/W	0	开始 CVDDx 电容诊断测量

表格 170 SYSC_IRQSTS (0x30) 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:9	保留			
8	CAP_MEAS_OK	R/W	0	电容测量已完成
7	AATG2_ERR_EVT	R/W	0	AATG2 内存发生奇偶校验错误
6	AATG1_ERR_EVT	R/W	0	AATG1 内存发生奇偶校验错误
5	ENVP_ERR_EVT	R/W	0	ENVP 内存发生奇偶校验错误 注: 上电后, 当产生第一个有效的 FILT1 和 FILT2 值以后, 该中断有效。
4	BIST_ON_EVT	R/W	0	下列其中一个或多个自检模式处于活动状态: ASP_CFG[REDUCE_GAIN] TRD_CFG[LOW_CURRENT] SYSC_BIST_CTRL[DSP_BIST_EN] SYSC_BIST_CTRL[ASP_BIST_EN] 注: 在正常操作模式下, 可以通过此中断确保所有自检功能均已关闭。
3	DBG_WAKE	R/W	0	待机状态唤醒事件
2	STDBY_ABORT_WAKE	R/W	0	待机状态唤醒事件。进入待机过程中产生的中断

位/域	名称	R/W	复位值	描述
1	DSI_WAKE	R/W	0	待机状态唤醒事件
0	POR_WAKE	R/W	0	待机状态唤醒事件

表格 171 SYSC_IRQMASK (0x34) 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:9	保留			
8:0	MASK	R/W	0	每一位分别对应 IRQ_STATUS 寄存器 9 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 172 SYSC_IRQEN (0x38) 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	VEN	W	0	用于使能中断。例如向该寄存器写入 1，则 SYSC_IRQMASK 寄存器的第 1 位会被置 1。

表格 173 SYSC_IRQDIS (0x3A) 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 1，则 SYSC_IRQMASK 寄存器的第 1 位会被清 0。

表格 174 SYSC_IRQPRIO (0x3C) 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	PRIO	R/W	9	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。

表格 175 SYSC_IRQNUM (0x3E) 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	NUM	R/W	9	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.13 DSI3 通信接口


此 IC 使用 DSI3（Distributed System Interface 3rd Generation）通信接口。该接口可以用于点对点拓扑，由单个主机和单个从机组成。也可以用于一个主机和多个从机的总线拓扑。该接口提供了一种高效的双向通信方案。前向通道定义了主机到从机的通信，而反向通道定义了从机到主机的通信。前向和反向通道都以半双工方式运行。为了优化前向和反向通道的性能以满足应用的

需求，提供了两种通信模式。由于所有通信都由主机发起，所以所有模式都是同步的。

4.13.1 物理层

DSI3 模块包含接收和发送控制逻辑来进行通信。此外，从机位置自动检测（自动寻址）功能允许自动分配传感器地址。

图 34 DSI3 物理层



接收器

命令接收模块将 DSI 引脚上的电压变化转换为数字脉冲序列，以便于解码。当比较器输出为低时，会检测到命令的开始。比较器输出是计数器的输入，该计数器以内部振荡器频率更新。控制逻辑监视计数器输出，并生成软件解码所需的信号。

发送器

发送模块将两个数字信号转换为两个供电调制电流。响应电流的产生方式是，无论是传输 I_{DSI_RESP} 电流还是传输 $2 \times I_{DSI_RESP}$ 电流，上升时间和下降时间都是相同的。

自动寻址

这项功能允许在无需手动干预或通过引脚编址的情况下，即插即用的直接使用功能相同的传感器从机。在系统启动时，主机自动确定传感器在总线上的位置并分配相应的地址。

4.13.2 通信模式

此 IC 支持 DSI3 的 3 种通信模式：


- 命令和响应模式（Command and Response Mode, CRM）
- 定期数据收集模式（Periodic Data Collection Mode, PDCM）
- 发现模式（Discovery Mode, DM）

4.13.2.1 CRM 模式

命令和响应模式（CRM）用于主机和从机之间的数据包交换。CRM 允许读取和写入从机内存，并对设备进行控制（例如启动新的测距过程）。

下图介绍了 CRM 模式：

图 35 CRM 模式




命令开始之前有一个静默时间 t_{DSI_END} 。第一个从 V_{DSI_HIGH} 到 V_{DSI_LOW} 的转换表示命令开始。命令阶段和响应阶段之间有确定的时间延迟 $t_{DSI_RESP_CRM}$ 。

4.13.2.2 PDCM 模式

定期数据收集模式（PDCM）用于在反向通道进行大量数据传递（例如传输测距结果）。

下图介绍了 PDCM 模式：

图 36 PDCM 模式




初始的 V_{DSI_HIGH} 到 V_{DSI_LOW} 的转换表示命令开始。对于反向通信，多个数据组成数据包，然后作为 TDMA 帧发送给主机。

4.13.2.3 Discovery 模式

Discovery 模式允许在无需手动干预或通过引脚编址的情况下，即插即用的直接使用功能相同的传感器从设备。嵌入式软件可以随时请求进入 Discovery 模式，该请求可以根据需要重复多次。

图 37 Discovery 模式



Discovery 模式的执行过程如下：

- (1) 主机发送 Discovery 命令以启动 Discovery 模式。
- (2) 经过延时 $t_{DSI_DISC_DELAY}$ 后，所有从机激活它们的电流输出，直到 $2 \times I_{RESP}$ 。
- (3) 每个从机都有一个电阻，用来监测通过它的电流：
 - 如果电流高于 $I_{DSI_DISC_THRES}$ ，它将停止其响应电流，将其物理地址计数器加 1，并等待下一个“发现命令”脉冲。
 - 如果电流低于 $I_{DSI_DISC_THRES}$ ，从机将继续在时间 $t_{DSI_DISC_ACT}$ 内将电流增加到 $2 \times I_{RESP}$ ，并保持电流 $2 \times I_{RESP}$ 直到响应时间达到 $t_{DSI_DISC_ACCEPT}$ 。
 - 经过 $t_{DSI_DISC_ACCEPT}$ 时间后，如果设备没有检测到 $I_{DSI_DISC_THRES}$ 或更高的电流，该设备接受物理地址 1 并停止其响应电流。
- (4) 经过预定义的周期后，主机发起下一个“发现命令”。
- (5) 从机重复步骤 2 和 3，下一个从机接受其地址计数器中的地址。
- (6) 主机重复步骤 4，直到总线上的所有设备都分配了地址。

地址验证

为了验证地址，在 Discovery 模式期间可以独立测量总线电流。通过设置 $DSI_CTRL[RESET_RCC] = 1$ 可以激活 Discovery 模式电流比较器。

4.13.2.4 通信模式切换

DSI3 通信模式是通过 $DSI_CTRL[MODE]$ 来设置的。软件可以控制这些位的状态，意图是主机设备可以通过发送适当的命令（软件实现）来启动模式切换：


- 在 CRM 模式下运行时，用户定义的命令可用于切换到 PDCM 模式。
- 在 PDCM 模式下运行时，预期的 PDCM 消息可以通过 CRM 消息替代，以实现模式切换。在 PDCM 模式下如果收到的 CRM 消息，将产生 PDCM 错误事件，但同时该消息将被解码，并且将会切换到 CRM 模式。在这种情况下，CRM 消息会被正常处理。

4.13.3 数据交换

4.13.3.1 前向通道（FCC）数据编码

下图显示了在 CRM 命令中，主机发送的数据位，使用曼彻斯特（Manchester）编码。

图 38 前向通道数据编码




从机检测 V_{DSI_HIGH} 与 V_{DSI_LOW} 电压之间的变化，用于命令解码和时钟同步。命令格式和响应格式由软件定义，并支持 CRC 校验。

4.13.3.2 反向通道（RCC）数据编码

按照 DSI3 协议标准，反向通道首先把数据半字节（Nibble，4 位）编码成符号（Symbol），然后 Symbol 被编码成电流信号。在 1 个 Symbol 内包含了 3 个连续的 Chip，由 3 段不同的电流水平来表示。下图显示了芯片传输 3 个 Symbol（9 个 Chip）数据包（12 个数据位）的示例。

图 39 反向通道数据编码



符号（Symbol）的数值总共有 27 种组合，以空电流水平 I_{DSI_Q} 开始的组合被舍弃。在剩余的 18 个 Symbol 中，有两个 Symbol 分别包含了 3 个相同的 Chip，它们也被舍弃。剩余的 16 个符号都以非空电流水平开始，并且至少有一个转换。这些特性保证任何响应数据包的开始都有一个电

流转换，在每个 Symbol 中至少有一个转换。每个 Symbol（3 个 Chip）编码了 4 位的信息。下表显示了 Symbol 编码。

表格 176 DSI3 符号（Symbol）编码

第 1 个 Chip	第 2 个 Chip	第 3 个 Chip	编码后的数据（4 位）
1	1	0	0000 (0x0)
2	1	1	0001 (0x1)
1	0	2	0010 (0x2)
2	0	2	0011 (0x3)
1	0	0	0100 (0x4)
2	1	2	0101 (0x5)
1	1	2	0110 (0x6)
2	0	1	0111 (0x7)
2	2	0	1000 (0x8)
2	1	0	1001 (0x9)
1	2	2	1010 (0xA)
2	2	1	1011 (0xB)
1	2	0	1100 (0xC)
2	0	0	1101 (0xD)
1	0	1	1110 (0xE)
1	2	1	1111 (0xF)

4.13.3.3 反向通道（RCC）电流波形

反向通道电流的波形受以下因素影响：

- 通过参数 DSI_CFG[CHIP_TIME] 配置每个 Chip 的持续时间（Chip Time）。
- 通过参数 DSI_ANA_CFG[CURRENT_SLOPE] 修改电流变化的斜率。应根据 DSI_CFG[CHIP_TIME] 来选择不同的 DSI_ANA_CFG[CURRENT_SLOPE]。
- 建议设置 DSI_ANA_CFG[CURRENT_CURVE]=0。此参数生成圆形的电流波形。
- 建议设置 DSI_ANA_CFG[CURRENT_OFFSET]=1。如果此参数大于 0，则会产生小的静态电流，使上升沿和下降沿对称。

注意：外部电路也会影响电流波形，这对通信的稳定性和电磁兼容(EMC)性能有影响。

下面两个图展示了 DSI_ANA_CFG[CURRENT_SLOPE]和 DSI_ANA_CFG[CURRENT_CURVE] 的例子：

图 40 反向通道电流 (CURRENT_CURVE=0, CHIP_TIME=5)





图 41 反向通道电流 (CURRENT_CURVE=1, CHIP_TIME=5)



4.13.3.4 CRM 帧格式

CRM 帧长度为 32 位，前 24 位包含用户定义的数据，后 8 位是 CRC 校验。

表格 177 CRM 命令帧和响应帧格式

命令数据	CRC
Data[23:0]	CRC[7:0]

4.13.3.5 PDCM 帧格式

PDCM 模式的主要目的是从多个数据源传输高速同步数据。PDCM 模式的响应数据包是从一个

或多个从机传输到单个主机。PDCM 模式的数据长度是可变的，但通常同一个 DSI3 总线上的所有从机应保持一致。数据字段的大小和内容是可以配置的。

表格 178 PDCM 响应帧格式

命令数据	CRC
Data（数据长度为 1 到 63 个字节）	CRC[7:0]

4.13.3.6 CRC 校验

接收和发送 CRM 帧和 PDCM 帧，需要进行 CRC 校验。

CRC 计算方法如下：

- 计算 CRC 是从数据的最高位（MSB）开始，与数据传输的顺序一致。
- 对于 CRM 帧，CRC 种子值为 0xFF。
- 对于 PDCM 帧，CRC 种子值是 0xFF 或 DSI_SOURCE_ID。可以通过寄存器 DSI_CFG[PDCM_SEED] 选择。
- CRC 多项式为： $x^8+x^5+x^3+x^2+x+1$

CRC 编码过程：

- （1）将种子值预设到移位寄存器的最低位（LSB）中。
- （2）使用串行 CRC 计算方法，发送器将消息按顺序（MSB 在前）放入移位寄存器的最低位。
- （3）在消息数据之后，发送器将 8 个零输入到移位寄存器中，以匹配 CRC 的长度。
- （4）当最后一个零输入后，移位寄存器中包含了 CRC。
- （5）发送 CRC 值。


CRC 解码过程：

- （1）将种子值预设到移位寄存器的最低位（LSB）中。
- （2）使用串行 CRC 计算方法，接收器将接收到的消息和 CRC 按接收顺序（MSB 在前）放入移位寄存器的最低位。
- （3）当 CRC 的最后一位进入移位寄存器时，移位寄存器中包含了 CRC 校验结果。
- （4）如果移位寄存器为 0，则 CRC 正确。
- （5）如果移位寄存器包含非 0 值，则 CRC 错误。

4.13.4 数字控制模块

DSI3 接口的数字控制模块直接连接到 DSI3 的物理层接口。下图显示了 DSI3 数字控制模块的结构：

图 42 DSI3 数字控制模块



内部时钟

- 数字控制模块的时序基于内部生成的 1MHz 时钟。
- 1MHz 时钟通过分频器从系统时钟生成，并可以使用 DSI_CLK_1US 寄存器进行配置。时钟同步功能可以将此分频器与前向通道的数据流同步。
- 该时钟用作前向通道解码的过采样时钟，也用作反向通道编码和传输的基准时钟。
- DSI3 内部计时器将此时钟用作其时间基准。


4.13.4.1 前向通道（FCC）接收单元

前向通道（FCC）接收单元能够解码 CRM 和 PDCM 帧。依据所配置的操作模式，会生成不同中断的事件。

起始事件

每次传输开始都会产生起始事件（SYNC_EVT）。起始事件是在 FCC 信号初始下降沿（起始沿）后大约 $t_{DSI_BIT}/2$ 生成的。FCC 信号通过内部 1MHz 时钟进行采样和过滤，一旦起始脉冲有效就会产生该事件。如果起始脉冲过小，消息接收将被中止，并且不会生成起始事件。

图 43 FCC 起始事件




CRM 模式相关事件

- 如果收到有效的 CRM 帧，将会产生命令事件 (CMD_EVT)。
- 如果 DSI_CFG[CHECK_CRC]=0，接收到的命令将不会由硬件进行 CRC 校验，因此所有传输都会产生命令事件 (CMD_EVT)。
- 如果启用了 CRC 校验，接收到的命令将由内部逻辑进行 CRC 校验，错误的 CRC 值将导致 CRC 错误事件 (CRC_ERR)，在这种情况下不会生成命令事件 (CMD_EVT)。
- 接收到的命令包括 CRC 值将被存储在 FCC_COMMAND 寄存器中，并且将保持有效，直到接收到新的命令。
- 当 FCC 信号违反曼彻斯特编码时，将检测到协议错误（例如：在一个 Bit 的中间无法检测到信号边缘），此时接收器状态机将进入错误状态，由 IRQ_STATUS[FCC_ERR] 事件标志。错误状态及其中断可以通过 DSI_CTRL[RESET_FCC] 清除，或者通过禁用 FCC 接收器 (DSI_ANA_CFG[DSI_EN]=0) 来清除。

PDCM 事件

当接收到有效的 PDCM 消息时将会产生 PDCM 事件 (PDCM_EVT)。一个有效的 PDCM 消息由起始脉冲和一个曼彻斯特编码的 0 组成。因此，需要两个位时间 t_{DSI_BIT} 来验证一条消息。


图 44 PDCM 事件



PDCM 错误事件

如果检测到 PDCM 消息中有错误，将不会产生 PDCM 事件 (PDCM_EVT)，相应地将触发一个 PDCM 错误事件 (PDCM_ERR)。接收器状态机将继续解码 FCC 数据流，以防主机发送了有效的 CRM 消息而不是 PDCM 命令。这可能发生在主控制器想要将传输模式从 PDCM 切换到 CRM 时。如果主机发送了 CRM 消息，当消息有效时接收器将生成一个命令事件 (CMD_EVT)。

图 45 PDCM 错误事件



4.13.4.2 定时器

DSI3 定时器基于内部生成的 1MHz 时钟。当检测到新的 FCC 起始边沿时，定时器将重新启动（重置为 0）。它将继续运行，直到其内部计数器溢出或直到它再次被重新启动。可以使用 `DSI_CTRL[RESET_TIMER]` 停止并重置定时器。

定时器的用途为：

- 作为比较定时器，测量 FCC 起始边沿与 RCC 帧之间的时间（定时器 A 事件），用来触发 RCC 帧的发送（需要设置 DSI_CFG[AUTO_TIMER]）。在 CRM 模式下的时间是 $t_{DSI,RESP,CRM}$ ，在 PDCM 模式下的时间是 $t_{DSI,RESP,PDCM}$ 。时间可以直接由软件写入 DSI_TIMER_A 寄存器。
- 作为比较定时器，用于测量 PDCM 模式下两个连续起始边沿的间隔时间（定时器 B 事件）
- 作为捕获定时器，用于测量两个 FCC 起始边沿之间的时间。这个时间可用于验证 PDCM 模式中的同步脉冲时序。

下面三个图展示了与定时器相关的中断事件：

图 46 CRM 模式定时器中断




图 47 PDCM 模式定时器中断（点对点通信）





图 48 PDCM 模式定时器中断（总线通信）



4.13.4.3 时钟同步

DSI3 数字控制模块包含时钟同步功能。从机时钟和主机时钟可能会有偏差，该功能用于纠正这种偏差。


在 CRM 模式下，FCC 数据流被用来同步时钟。为了达到所需的分辨率，将以系统时钟周期计数 4 个位的时间 ($4 \times t_{DSI_BIT}$)。同步逻辑从上升沿开始，并期望在预期的 t_{DSI_BIT} 时间内有 4 个额外的连续上升沿的曼彻斯特编码 FCC 信号。由于 FCC 数据流中 5 个连续上升沿的出现取决于传输的数据内容，建议使用命令 0x00xxxxxx 或 0xFFxxxxxx 作为默认同步命令。

在 FCC 接收期间有效的同步测量会产生同步事件 (SYNC_CNT_OK)。该测量的结果将被存储到 DSI_SYNC_COUNTER 寄存器中。这个值可以直接输入到 DSI_CLK_1US 寄存器中。当 DSI_CFG[AUTO_SYNC] 使能时，该值将自动复制到 DSI_CLK_1US 寄存器。当上一个 FCC 消息不能用于同步时，DSI_STATE[SYNC_ERR] 位将被设置为 1，否则它将被清除为 0。

注意：每个 CRM 命令都用于尝试同步，只有在 FCC 数据流中出现 4 个上升沿才会发生有效的同步。

下图显示了一个有效的时钟同步和一个不能同步的例子：

图 49 时钟同步



4.13.5 寄存器功能描述

表格 179 DSI3 寄存器地址映射

寄存器名	偏移地址	描述
DSI_ANA_CFG	0x00	DSI3 模拟配置寄存器
DSI_CFG	0x02	DSI3 配置寄存器
DSI_CTRL	0x04	DSI3 控制寄存器
DSI_STATE	0x06	DSI3 状态寄存器
DSI_DISC_CTRL	0x08	Discovery 模式控制寄存器
DSI_CLK_1US	0x0C	1US 时钟寄存器
DSI_SYNC_COUNTER	0x0E	同步计数器寄存器
DSI_CMD_LOW	0x10	前向通道命令低位寄存器
DSI_CMD_HIGH	0x12	前向通道命令高位寄存器
DSI_DMA_ADDR_LOW	0x14	反向通道 DMA 地址低位寄存器
DSI_DMA_ADDR_HIGH	0x16	反向通道 DMA 地址高位寄存器
DSI_DMA_BUF_LEN	0x18	反向通道 DMA 缓冲区长度寄存器
DSI_DMA_REMAIN	0x1A	反向通道 DMA 缓冲区计数寄存器
DSI_TIMER_A	0x20	定时器 A 寄存器
DSI_TIMER_B	0x22	定时器 B 寄存器
DSI_TIMER_C	0x24	定时器 C 寄存器
DSI_TIMER_COUNTER	0x28	定时器计数器寄存器
DSI_TIMER_CAPTURE	0x2A	定时器捕获寄存器
DSI_SOURCE_ID	0x2C	源 ID 寄存器
DSI_HW_VERSION	0x4C	硬件版本寄存器

寄存器名	偏移地址	描述
DSI_IRQSTS	0x50	DSI3 中断状态寄存器
DSI_IRQMASK	0x54	DSI3 中断屏蔽寄存器
DSI_IRQEN	0x58	DSI3 中断使能寄存器
DSI_IRQDIS	0x5A	DSI3 中断禁止寄存器
DSI_IRQPRIO	0x5C	DSI3 中断嵌套寄存器
DSI_IRQNUM	0x5E	DSI3 中断编号寄存器

表格 180 DSI_ANA_CFG (0x00) DSI3 模拟配置寄存器

位/域	名称	R/W	复位值	描述
15:13	FCC_DEBOUNCE	R/W	0	前向通道信号去抖动。消抖器以 24MHz 运行： Debounce 时间 = $(2^{\text{FCC_DEBOUNCE}}) * 1 / 24 \text{ MHz}$ 0: 直通（输入信号无延迟） 1: $2 * 1 / 24 \text{ MHz}$ 2: $4 * 1 / 24 \text{ MHz}$ 3: $8 * 1 / 24 \text{ MHz}$ 4: $16 * 1 / 24 \text{ MHz}$ 5: $32 * 1 / 24 \text{ MHz}$ 注意：在估算时间时应考虑消抖延迟。
12	FORCE_BYPASS	R/W	0	FCC 强制 DSI VREF 快速充电，必须设置为 0。
11	FORCE_CONN	R/W	0	FCC 强制 DSI VREF 充电，必须设置为 0。
10	HYST_CFG	R/W	0	FCC 迟滞选择，必须设置为 0。
9:7	CURRENT_OFFSET	R/W	0	反向通道电流偏移值： 0: 无静态电流 1 至 7: 有静态电流 注意：为了上升沿和下降沿对称，推荐设置为 1。 (参见 4.13.3.3 反向通道电流波形)
6	CURRENT_CURVE	R/W	0	反向通道电流波形选择： 0: 圆滑波形 1: 线性波形 注意：在 DSI3 通信期间不要修改此设置。 (参见 4.13.3.3 反向通道电流波形)
5:3	CURRENT_SLOPE	R/W	0	反向通道电流斜率选择： 0: $1 \mu\text{s}$ 1: $2 \mu\text{s}$ 2: $3 \mu\text{s}$ 3: $4 \mu\text{s}$

位/域	名称	R/W	复位值	描述
				4: 6 μ s 注意: CURRENT_SLOPE 受到 DSI_CFG[CHIP_TIME] 设置的限制。 注意: 在 DSI3 通信期间不要修改此设置。
2	LOW_CURRENT	R/W	0	反向通道低电流模式选择: 0: 标准电流水平 (IDSI_RESP 有效) 1: 降低电流水平 (IDSI_RESP_L 有效) 注意: 必须设置为 0。
1	RCC_EN	R/W	0	反向通道使能: 0: 禁用反向通道 (省电模式) 1: 使能反向通道
0	DSI_EN	R/W	0	使能 DSI3 接收逻辑和模拟部分 (前向通道): 0: 禁用 DSI3 1: 使能 DSI3 (可以检测到唤醒信号)

表格 181 DSI_CFG (0x02) DSI3 配置寄存器

位/域	名称	R/W	复位值	描述
15:14	保留			
13:12	BIT_TIME	R/W	0	FCC 位时间: 0: 8 μ s 1: 16 μ s 2: 32 μ s 3: 8 μ s 注意: 在 DSI3 通信期间不要修改此设置。
11	TIMER_START_EDGE	R/W	0	定时器启动边沿选择: 0: 当 FCC 接收器检测到一个有效的启动边沿 (下降沿) 1: 当 FCC 接收器检测到一个有效的同步事件 (参见 4.13.4.1 前向通道接收单元) 注意: 当选择同步事件时, 定时器的初始值将被预设为 4, 因为在 4 μ s 脉冲之后将检测到一个有效的同步事件。在评估捕获值时要考虑 4 μ s 的延迟。
10	PDCM_SEED	R/W	0	PDCM 模式 CRC 种子值选择: 0: 使用 DSI_SOURCE_ID 作为种子值 1: 使用 0xFF 作为种子值 注意: 仅在 PDCM 模式生效 (DSI_CTRL[MODE]=2)。
9	AUTO_BLANK_ON	R/W	0	自动开启 FCC 屏蔽: 0: 禁用此功能

位/域	名称	R/W	复位值	描述
				1: 在接收到完整的命令时, 自动设置 DSI_CTRL[BLANK_ON]=1, 开启 FCC 屏蔽
8	AUTO_BLANK_OFF	R/W	0	自动关闭 FCC 屏蔽: 0: 禁用此功能 1: 在定时器 C 事件 (TIMER_C_EVT) 发生时, 自动设置 DSI_CTRL[BLANK_OFF]=1, 关闭 FCC 屏蔽
7:6	CHIP_TIME	R/W	1	反向通道 Chip Time: 0: 3 μ s 1: 4 μ s 2: 5 μ s 3: 6 μ s 注意: 在 DSI3 通信期间不要修改此设置。
5	SYNC_VERIFY_DIS	R/W	0	禁用同步验证: 0: 启用同步验证 (推荐) 1: 禁用同步验证 验证同步测量的位时间是否在预期范围内 (基于 t _{DSI_BIT})。
4	AUTO_SYNC	R/W	1	自动同步 1 μ s 时钟: 0: 禁止自动同步 DSI_CLK_1US 寄存器 1: 当发生同步事件 (SYNC_CNT_OK) 时, 自动把 DSI_SYNC_COUNTER 的值复制到 DSI_CLK_1US 寄存器
3	AUTO_TIMER	R/W	1	自动开启定时器: 0: 禁止自动开启定时器, 使用 DSI_CTRL[START_TIMER] 1: 当检测到启动边沿时, 自动开启定时器 注意: 将会捕获实际的定时器的值。 注意: 当设置 AUTO_TIMER=1 而且 TIMER_START_EDGE=0, 如果发生启动错误事件 (START_EDGE_ERR), 那么定时器的值将会被破坏。
2	AUTO_RESP	R/W	1	自动传输应答帧: 0: 禁止自动应答, 使用 DSI_CTRL[START_RCC] 1: 在定时器 A 事件 (TIMER_A_EVT) 发生时, 自动传输应答帧 注意: 在设置定时器比较值时, 考虑从事件发生到实际开始传输数据之间有 0 μ s 到 1 μ s 的延迟。 注意: 该位域在 Discovery 模式下不可用。
1	AUTO_CRC	R/W	1	反向通道自动添加 CRC 校验: 0: 禁止自动添加 CRC 校验 1: 发送 RCC 数据后自动添加 CRC 校验 注意: 在 DSI3 通信期间不要修改此设置。 注意: 如果设置为 1, 那么实际发送的数据长度将会是 (DSI_DMA_BUF_LEN + 1) 个字节。

位/域	名称	R/W	复位值	描述
0	CHECK_CRC	R/W	1	检查前向通道的 CRC: 0: 不检查前向通道的 CRC 1: 检查前向通道接收到的 CRC 注意: 当设置为 0 时, 接收到的所有命令都会产生命令事件 (CMD_EVT)。当设置为 1 时, 如果 CRC 有效则产生命令事件 (CMD_EVT), 如果 CRC 无效则产生 CRC 错误事件 (CRC_ERR)。

表格 182 DSI_CTRL (0x04) DSI3 控制寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9:8	MODE	W	0	设置通信模式: 0: 不改变当前的通信模式 1: 设置为 CRM 模式 2: 设置为 PDCM 模式 3: 设置为 Discovery 模式 注意: 可以通过 DSI_STATE[MODE] 寄存器读取当前的通信模式。
7	BLANK_ON	W	0	1: 开启 FCC 屏蔽 注意: 此位域可以使用 DSI_CFG[AUTO_BLANK_ON] 自动设置。 注意: 如果 BLANK_ON 和 BLANK_OFF 同时置 1, 那么 BLANK_OFF 的优先级更高。
6	BLANK_OFF	W	0	1: 关闭 FCC 屏蔽 注意: 此位域可以使用 DSI_CFG[AUTO_BLANK_OFF] 自动设置。
5	RESET_TIMER	W	0	1: 重置定时器计数器寄存器, 并暂停定时器 注意: 定时器重置后不会触发 AUTO_BLANK_OFF。在这种情况下, 请使用 BLANK_OFF。
4	START_TIMER	W	0	1: 启动定时器 注意: 只有在 DSI_CFG[AUTO_TIMER]=0 时可用。
3	CLEAR_FCC_LOW	W	0	1: 清除 DSI_STATE[FCC_LOW]
2	START_RCC	W	0	1: 开始传输应答帧 注意: 在设置此位之前, RCC 缓冲区长度和 DMA 基地址必须已经正确配置。

位/域	名称	R/W	复位值	描述
1	RESET_RCC	W	0	在所有模式下： 1：中止 RCC 状态机 在 Discovery 模式下： 1：激活 Discovery 模式电流比较器
0	RESET_FCC	W	0	1：中止 FCC 状态机（用于从 FCC 错误状态中恢复）

表格 183 DSI_STATE (0x06) DSI3 状态寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7	SYNC_ERR	R	0	同步计数器错误。前向通道接收到的数据无法用于时钟同步时，该位被置 1。当开始新的同步测量时，即收到新的同步事件（SYNC_EVT）时，该位自动清零。
6	TIMER_STATE	R	0	0：定时器处于暂停状态 1：定时器正在运行 注意： 当定时器复位（DSI_CTRL[RESET_TIMER]=1）时，或者寄存器 DSI_TIMER_COUNTER 溢出时，定时器的状态将会从运行变为暂停。
5	BLANK_STATE	R	0	0：FCC 没有处于屏蔽状态（正常接收） 1：FCC 处于屏蔽状态
4	FCC_LOW	R	1	FCC 线路监控： 0：自上次复位或上次 DSI_CTRL[CLEAR_FCC_LOW] 以来，FCC 未处于低电平状态 1：自上次复位或上次 DSI_CTRL[CLEAR_FCC_LOW] 以来，FCC 曾处于低电平状态 注意： 可用于检测总线空闲状态 注意： 监控的 FCC 信号是在去抖动之后的信号
3	FCC_SIGNAL	R	0	FCC 信号状态（去抖动之后的信号） 注意： 如果 DSI_ANA_CFG[DSI_EN]=0，那么 FCC 信号始终为 1。
2	FCC_IDLE	R	1	FCC 通道状态： 0：正在接收命令或错误状态 1：空闲状态 注意： 通过 DSI_IRQSTS[FCC_ERR] 查看是否处于错误状态。
1:0	MODE	R	1	当前的通信模式： 0：无效 1：CRM 模式 2：PDCM 模式

位/域	名称	R/W	复位值	描述
				3: Discovery 模式

表格 184 DSI_DISC_CTRL (0x08) Discovery 模式控制寄存器

位/域	名称	R/W	复位值	描述
15:11	保留			
10:8	DEBOUNCE	R/W	0	电流比较器的输出值去抖动。消抖器以 24MHz 运行： Debounce 时间 = $(2^{\text{DEBOUNCE}}) * 1 / 24 \text{ MHz}$ 0: 直通（输入信号无延迟） 1: $2 * 1 / 24 \text{ MHz}$ 2: $4 * 1 / 24 \text{ MHz}$ 3: $8 * 1 / 24 \text{ MHz}$ 4: $16 * 1 / 24 \text{ MHz}$ 5: $32 * 1 / 24 \text{ MHz}$ 注意：在估算时间时应考虑消抖延迟。
7:6	保留			
5	DISC_AUTO_STOP	R/W	0	在 Discovery 模式中，自动停止输出电流： 0: 输出电流不会自动停止，使用 DSI_DISC_CTRL[CURRENT_ON] 控制输出电流 1: 在定时器 B 事件（TIMER_B_EVT）发生时，自动停止输出电流
4	DISC_AUTO_START	R/W	0	在 Discovery 模式中，自动开始输出电流： 0: 输出电流不会自动开始，使用 DSI_DISC_CTRL[CURRENT_ON] 控制输出电流 1: 在定时器 A 事件（TIMER_A_EVT）发生时，自动开始输出电流 注意：在设置定时器比较值时，考虑从事件发生到实际开始输出电流之间有 0μs 到 1μs 的延迟。
3	保留			
2	CMP_CAPT	R	0	捕获到的电流比较器输出结果： 0: 电流低于阈值 1: 电流高于阈值 注意：当开始输出电流时（CURRENT_ON=1），CMP_CAPT 的值被复位。当停止输出电流时（CURRENT_ON=0），CMP_RESULT 的值被捕获。 注意：此标志在 CURRENT_ON=0 时有效。如果 DISC_AUTO_STOP=1，则需要特别注意。
1	CMP_RESULT	R	0	电流比较器输出结果： 0: 电流低于阈值

位/域	名称	R/W	复位值	描述
				1: 电流高于阈值 注意: 当该位从 0 变为 1 时, DSI_IRQSTS[DISC_EVT] 将会被置位, CURRENT_ON 将会被强制置为 0。
0	CURRENT_ON	R/W	0	使能 Discovery 模式电流输出: 0: 禁止电流输出 1: 使能电流输出 注意: DSI_IRQSTS[DISC_EVT] 被置位时, CURRENT_ON 将会被强制置为 0。

表格 185 DSI_CLK_1US (0x0C) 1US 时钟寄存器

位/域	名称	R/W	复位值	描述
15:10				保留
9:5	DIV	R/W	24	时钟分频器的整数部分
4:0	FRAC	R/W	0	时钟分频器的小数部分: 这些位选择在每 32 个输出周期中, 插入多少个时钟数。以在平均输出频率上实现更高的分辨率。 0: $0 / 32 = 0$ 1: $1 / 32 = 0.03125$... 16: $16 / 32 = 0.5$... 31: $31 / 32 = 0.96875$

注意: 写入该寄存器将重置分频器。不应在 DSI 通信或测距时写入该寄存器。

表格 186 DSI_SYNC_COUNTER (0x0E) 同步计数器寄存器

位/域	名称	R/W	复位值	描述
15:10				保留
9:0	VALUE	R	0	上次同步测量的结果。数值对应 4 个位的时间 (t_{DSI_BIT}), 以系统时钟周期计算。 注意: 当发生同步事件 (SYNC_CNT_OK) 时, 该寄存器值有效。 注意: 该值可以直接输入到 DSI_CLK_1US 寄存器中, 以设置新的时间基准。

表格 187 DSI_CMD_LOW (0x10) 前向通道命令低位寄存器

位/域	名称	R/W	复位值	描述
15:0	CMD	R	0	上次接收到的命令 (低 16 位) 注意: 当产生命令事件 (CMD_EVT) 时, 更新该寄存器的值。

表格 188 DSI_CMD_HIGH (0x12) 前向通道命令高位寄存器

位/域	名称	R/W	复位值	描述
15:0	CMD	R	0	上次接收到的命令（高 16 位） 注意： 当产生命令事件（CMD_EVT）时，更新该寄存器的值。

表格 189 DSI_DMA_ADDR_LOW (0x14) 反向通道 DMA 地址低位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	发送缓冲区的基地址（低 16 位） 注意： 当开始传输时，基地址会被复制到内部寄存器，因此在传输过程中可以重新设置该寄存器。 注意： 发送时按照从高到低的字节顺序，因此该寄存器必须指向缓冲区的最高地址。

表格 190 DSI_DMA_ADDR_HIGH (0x16) 反向通道 DMA 地址高位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	发送缓冲区的基地址（高 16 位） 注意： 当开始传输时，基地址会被复制到内部寄存器，因此在传输过程中可以重新设置该寄存器。 注意： 发送时按照从高到低的字节顺序，因此该寄存器必须指向缓冲区的最高地址。

表格 191 DSI_DMA_BUF_LEN (0x18) 反向通道 DMA 缓冲区长度寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:0	LEN	R/W	0	反向通道 DMA 缓冲区长度（字节数） 注意： 长度必须大于 0。 注意： 当开始传输时，缓冲区长度会被复制到内部寄存器，因此在传输过程中可以重新设置该寄存器。 注意： 设置缓冲区长度时，应考虑 DSI_CFG[AUTO_CRC] 寄存器的设置。

表格 192 DSI_DMA_REMAIN (0x1A) 反向通道 DMA 缓冲区计数寄存器

位/域	名称	R/W	复位值	描述
15:6	保留			
5:0	BYTE	R	0	剩余的 DMA 缓冲区字节数（该数值在传输过程中有效）

表格 193 DSI_TIMER_A (0x20) 定时器 A 寄存器

位/域	名称	R/W	复位值	描述
15:13	保留			
12:0	VALUE	R/W	294	定时器比较值。比较事件会生成中断，该事件可用于自动开始数据传输。

位/域	名称	R/W	复位值	描述
				注意： 只有在该寄存器值大于 0 时，才会产生比较事件。 注意： 该定时器基于模块的 1μs 计数器。

表格 194 DSI_TIMER_B (0x22) 定时器 B 寄存器

位/域	名称	R/W	复位值	描述
15:13				保留
12:0	VALUE	R/W	0	定时器比较值。比较事件会生成中断，该事件可用于测量 PDCM 周期。 注意： 只有在该寄存器值大于 0 时，才会产生比较事件。 注意： 该定时器基于模块的 1μs 计数器。

表格 195 DSI_TIMER_C (0x24) 定时器 C 寄存器

位/域	名称	R/W	复位值	描述
15:13				保留
12:0	VALUE	R/W	0	定时器比较值。比较事件会生成中断，该事件可用于停止 FCC 屏蔽。 注意： 只有在该寄存器值大于 0 时，才会产生比较事件。 注意： 该定时器基于模块的 1μs 计数器。

表格 196 DSI_TIMER_COUNTER (0x28) 定时器计数器寄存器

位/域	名称	R/W	复位值	描述
15:13				保留
12:0	VALUE	R	0	实际的定时器计数器值 注意： 该定时器基于模块的 1μs 计数器。

表格 197 DSI_TIMER_CAPTURE (0x2A) 定时器捕获寄存器

位/域	名称	R/W	复位值	描述
15:13				保留
12:0	VALUE	R	0	当定时器重启时捕获的数值。该数值可用于测量 PDCM 周期。 注意： 该定时器基于模块的 1μs 计数器。

表格 198 DSI_SOURCE_ID (0x2C) 源 ID 寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	ID	R/W	0	设备的源 ID。可以与物理地址相同。

位/域	名称	R/W	复位值	描述
				注意：在 PDCM 模式中，如果 DSI_CFG[PDCM_SEED]=0，DSI_SOURCE_ID 将被用作 CRC 种子值。

表格 199 DSI_HW_VERSION (0x4C) 硬件版本寄存器

位/域	名称	R/W	复位值	描述
15:8				保留
7:0	VER	R	1	硬件版本号

表格 200 DSI_IRQSTS (0x50) DSI3 中断状态寄存器

位/域	名称	R/W	复位值	描述
15	DISC_EVT	R/W	0	Discovery 模式输出电流超出阈值。该事件将会停止输出电流。 向该位写入 1 清除事件标志。
14	SYNC_CNT_OK	R/W	0	同步测量成功结束。 向该位写入 1 清除事件标志。
13	RCC_READY	R/W	0	RCC 模块已经为下一次发送做好准备。 向该位写入 1 清除事件标志。
12	RCC_FINISH	R/W	0	RCC 发送完成。 向该位写入 1 清除事件标志。
11	TIMER_C_EVT	R/W	0	定时器 C 比较事件。 向该位写入 1 清除事件标志。
10	TIMER_B_EVT	R/W	0	定时器 B 比较事件。 向该位写入 1 清除事件标志。
9	TIMER_A_EVT	R/W	0	定时器 A 比较事件。 向该位写入 1 清除事件标志。
8	START_EDGE_ERR	R/W	0	无效的启动沿（同步脉冲过短）。 向该位写入 1 清除事件标志。
7	FCC_ERR	R/W	0	接收器检测到 DSI3 协议错误。 向该位写入 1 清除事件标志。
6	DISC_ERR	R/W	0	检测到无效的 Discovery 脉冲。 向该位写入 1 清除事件标志。
5	PDCM_ERR	R/W	0	检测到无效的 PDCM 脉冲。 向该位写入 1 清除事件标志。
4	CRC_ERR	R/W	0	接收器检测到 CRC 错误。 向该位写入 1 清除事件标志。
3	DISC_EVT	R/W	0	检测到有效的 Discovery 脉冲。 向该位写入 1 清除事件标志。
2	PDCM_EVT	R/W	0	检测到有效的 PDCM 脉冲。 向该位写入 1 清除事件标志。
1	CMD_EVT	R/W	0	接收到有效的 CRM 命令。 向该位写入 1 清除事件标志。
0	SYNC_EVT	R/W	0	接收到有效的同步信号。 向该位写入 1 清除事件标志。

表格 201 DSI_IRQMASK (0x54) DSI3 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:0	MASK	R/W	0	每一位分别对应 DSI_IRQSTS 寄存器 16 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 202 DSI_IRQEN (0x58) DSI3 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	VEN	W	0	用于使能中断。例如向该寄存器写入 5，则 DSI_IRQMASK 寄存器的第 5 位会被置 1。

表格 203 DSI_IRQDIS (0x5A) DSI3 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 5，则 DSI_IRQMASK 寄存器的第 5 位会被清 0。

表格 204 DSI_IRQPRIO (0x5C) DSI3 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:5				保留
4:0	PRIO	R/W	16	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。


表格 205 DSI_IRQNUM (0x5E) DSI3 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:5				保留
4:0	NUM	R/W	16	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.14 Arm Cortex-M0 系统

内核系统结合了 32 位 Arm® Cortex®-M0 内核的功能和性能，以及嵌入式片上存储器 (MTP、SRAM 和 EEPROM) 和基本系统外设，包括系统状态控制器、CRC 计算单元和看门狗逻辑。

图 50 Arm Cortex-M0 内核系统



4.14.1 功能特性

(1) 32 位 Arm Cortex-M0 系统

- Armv6-M 架构
- SWD
- NVIC
- Arm 系统滴答时钟

(2) 32 位系统总线

- AHB-Lite 高性能系统总线
- 用于三个总线主设备的 AHB-Lite 总线开关
 - Arm CPU
 - 内核系统 DMA
 - 外部 DMA
- Wishbone 总线 (用于外设)
- AHB-Lite 至 Wishbone 桥

- (3) 内核系统外设
 - 系统状态模块
 - CRC 模块
 - 看门狗模块
- (4) 系统时钟分频器和复位逻辑
- (5) 带 BIST 的 SRAM 数据存储器
- (6) 带控制逻辑的 EEPROM
- (7) 带控制逻辑的 MTP 指令存储器
- (8) 测试逻辑接口
 - 支持串行调试
 - Wishbone 驱动测试总线

4.14.2 内存映射

内核系统内存映射符合 Armv6-M 预定义的 32 位地址空间，该空间将可寻址的 4GB 地址划分成八个子区，分别用于代码、数据和外设，每个子区 0.5GB。

表格 206 使用的 Armv6-M 地址空间

地址	Armv6-M 支持的内存映射	内核系统使用的内存映射
0x0000_0000	Code	MTP
0x2000_0000	SRAM	SRAM
		External Peripherals
0x4000_0000	Peripheral	Core Peripherals
		External Peripherals
0x6000_0000	RAM	
0x8000_0000	RAM	
0xA000_0000	Device	
0xC000_0000	Device	
0xE000_0000	System	Private Peripheral Bus

表格 207 内核系统内存映射

基地址	大小	模块名称	描述
0x0000_0000	0x8000	MTP	MTP 存储器

基地址	大小	模块名称	描述
			注： 从 0x0000_0000 开始的 128 字节可能被用于向量表重映射，因此从该地址范围内读出来的数据可能不是实际的 MTP 内容。实际的 MTP 内容可以从 MTP 空间的镜像位置读出（例如 0x0001_0000）。
0x2000_0000	0x1000	SRAM	SRAM 存储器
0x3000_0000	0x6000	SYSROM	系统 ROM 注： 为了支持硬件断点，SYSROM 还可从基地址 0x1000_0000 访问。
0x4000_0000	0x100	WDT	看门狗模块
0x4000_0100	0x100	SYSS	系统状态模块
0x4000_0200	0x100	CRC	CRC 模块
0x4000_0300	0x100	MTPC	MTP 控制模块
0x4000_0500	0x100	EEPC	EEPROM 控制模块
0x4800_0000	0x100	EEPROM	EEPROM 存储器
0x5000_0000	0x100	GPIO	通用输入/输出模块
0x5000_0100	0x100	TMR	定时器模块
0x5000_0200	0x100	DSI3	DSI3 通信模块
0x5000_0300	0x100	PUG	脉冲发生器模块
0x5000_0400	0x100	DSP	数字信号处理模块
0x5000_0500	0x100	SYSC	系统/电源控制模块
0x5000_0600	0x100	DAC	DAC 模块
0x5000_0700	0x100	ADA	模拟数据采集模块
0x5F00_0000	0x400	UART	UART 模块
0xE000_0000	0x1000	PPB	Armv6-M 私有外设总线地址空间
0xE000_1000	0x1000	DWT	Armv6-M 数据观察点和跟踪（调试）
0xE000_2000	0x1000	BPU	Armv6-M 断点单元（调试）
0xE000_E000	0x1000	SCS	Armv6-M 系统控制空间
0xE00F_F000	0x1000	ROM_TABLE	Armv6-M ROM 表（调试）

4.14.3 内存 IP

4.14.3.1 MTP

微控制器系统包含一个 MTP IP 实例，该实例根据上面内存映射表定义的地址空间进行映射。

MTP 实例由 MTPC 模块控制。

- (1) 可用 MTP 内存大小：Size_{MTP}
- (2) 最大的 MTP 访问频率：8MHz
 - 如果选择 24MHz 作为 CPU 系统频率，MTP 控制系统会限制访问速度，依然使用 8MHz 的访问频率。

- 初始化代码，用于设备初始化。（写保护）
- **Bootloader** 配置，用于默认参数设置。（写保护）
- 调试锁（默认位置）。保护设备的内存内容，默认锁定 **SWD** 接口，需要特定序列解锁。
- 可选的 **Bootloader** 配置，用于覆盖默认参数设置。

Address	Access	Block	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0x0000	R/W	用户																	
0x0002																			
0x0004																			
...																			
0x7B7E																			
0x7B80			Bootloader 用户配置																
...																			
0x7BEE																			
0x7BF0	R/W	用户	DEBUG_LOCK																
...																			
0x7BF6																			
0x7BF8																			
...																			
0x7BFE																			
0x7C00	R	静态配置	Bootloader 配置参数																
...																			
0x7CFE																			
0x7D00	R	初始化代码	初始化代码保留																
...																			
0x7DBA																			
0x7DBC			初始化代码																
...																			
0x7F7E																			
0x7F80			初始化代码向量表																
...																			
0x7FFE																			

- 单端模式：每个逻辑位一个物理单元
- 默认状态：未编程的存储单元在单端模式下默认为已知状态（默认为全 0）

- 所有存储单元在出厂时都初始化为 "0", 通过写入(编程)操作, 可以将 "0" 变为 "1"。一旦编程完成, 则无法将 "1" 再改回 "0"。编程操作是逐个单元进行的。

- 在编程过程中，数据中的 "1" 会被烧录到指定的内存位置，数据中的 "0" 则会屏蔽对应位置的编程操作。
- 通常，编程单个逻辑 "1" 需要 $t_{\text{PROG_MTP_BIT}}$ 的时间。整个编程过程由状态机控制，可以通过 MTPC 模块进行访问。有关详细信息，请参见 MTPC 寄存器描述。

ECC 保护

采用 SECDED（单错误纠正双错误检测）编码，每个 16 位的 MTP 字都由 6 位 ECC 字保护。这种错误检测和纠正功能是通过汉明距离为 4 的编码实现的。在写入数据时，校验码会自动生成，读取时会自动检查。

4.14.3.2 SRAM

- 大小：参考参数 $\text{Size}_{\text{SRAM}}$
- 每个字节都有奇偶校验保护
- 支持字节写入

4.14.3.3 EEPROM

EEPROM 实例由 EEPC 模块控制。

功能特性

- 大小：参考参数 $\text{Size}_{\text{EEPROM}}$
- 字写入功能(1 x 16Bit)
- 页擦除功能(2 x 16Bit)

EEPROM 编程

EEPROM 存储单元按字编程(1 x 16 位)。EEPROM 内部电路会产生所需的编程和擦除电压，无需外部提供。在对 EEPROM 单元进行编程之前，必须先对其进行擦除操作。EEPROM 单元可以按页擦除 (2 x 16 位)。

注意：EEPROM 编程时，需确保外部电容 $C_{\text{SUP_TD}}$ 能够在整个编程周期内提供足够的电源。

出厂状态在电气参数中定义。它包含以下区域：

- 内部设备配置数据 (写保护)
- Bootloader 配置 (写保护)。这些参数可以覆盖 MTP Bootloader 参数，以便于配置。
- Bootloader 使用的从机 ID 可以由用户在字节 207 自定义。

表格 209 EEPROM 出厂状态

Address	Access	Block	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0x00	R/W	用户																
...																		
0xBE																		
0xC0	R/W	用户																
...																		
0xCE							Slave_ID											
0xD0	R/W ⁽¹⁾	Bootloader	BL_CRC															
0xD2			EE_LOCK															
0xD4			BL_CFG								BL_ACCESS							
0xD6			保留								BL_RTCFG							

Address	Access	Block	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0xD8			BL_KEY															
...																		
0xDE																		
0xE0	R/W ⁽²⁾	Geehy	内部配置															
...																		
0xEE																		
0xF0	R/W ⁽²⁾	Geehy	内部配置															
0xF2																		
0xF4																		
0xF6			Chip ID								Chip ID							
0xF8			TSENS_GAIN								TSENS_OFF							
0xFA			内部配置															
0xFC																		
0xFE																		

注意:

- (1) 在 Bootloader 退出后设置写保护
- (2) 在初始化代码中设置写保护

4.14.3.4 内存访问保护

在系统启动期间和之后，通过调试接口访问 CPU 和内存默认情况下是禁止的。详情请参阅 4.14.13 内核系统启动顺序。

它必须通过以下方式显式启用：

- 启动过程中使用 Bootloader 配置（取决于具体实现）
- 客户应用程序使用寄存器 SYSS_DBG_EN

4.14.4 Arm Cortex-M0

4.14.4.1 功能特性

- (1) 优化面积和功耗的 32 位处理器内核
- (2) 冯诺依曼架构，具有 3 级流水线
- (3) 小而强大的指令集
- (4) 快速执行中断服务程序
- (5) 快速的单周期 32 位乘法器
- (6) 数据传输字节序：小端
- (7) 集成系统滴答时钟
- (8) 实现 Armv6-M 架构
 - 基于 16 位 Thumb®指令集
 - 包括 Thumb-2 技术
- (9) 嵌套向量中断控制器（NVIC）
 - 最多 16 个外部中断
 - NVIC 提供 4 个中断优先级
- (10) ARM 调试解决方案
 - 支持 SWD 的 Cortex-M0 DAP

- 4 个断点比较器
 - 2 个观察点比较器
- (11) 减少中断延迟
- 硬件堆栈寄存器
 - 能够放弃和重新启动多次加载和多次存储操作
 - 支持中断尾链


4.14.5 向量中断系统

4.14.5.1 概述

向量中断系统采用两级中断控制器结构实现。第一级中断控制器位于具有中断能力的数字模块内。第二级中断控制器基于 Arm Cortex-M0，它负责收集来自第一级中断控制器的所有中断请求，并根据预设的优先级对这些中断请求进行排序，然后将它们传递给 Arm 内核。它被称为嵌套向量中断控制器（NVIC）。

注意：中断必须在应用程序代码中使用命令 “__enable_irq()” 启用。

图 51 两级中断控制器结构




4.14.5.2 第一级中断控制器

NVIC 接收的所有模块中断信号均为电平信号。为了确保“事件”类中断（通常为短暂激活的信号）不被错过，VIC 模块会对这类中断进行锁存。只有在中断服务程序中明确清除锁存状态后，该中断源才会被认为是处理完毕。相比之下，“电平”类中断通常为持续时间较长的信号，中断服务程序的执行可能会改变中断源的状态，因此无需进行锁存。

系统通过 IRQSTS 寄存器读取当前未被屏蔽的中断状态。写入该寄存器可清除所有标记为“事件”的中断。中断的屏蔽状态由 IRQMASK 寄存器控制，并可通过 IRQEN 和 IRQDIS 寄存器快速修改。

系统将所有未屏蔽的中断状态编码为一个数值。这个数值会与 IRQPRIO 寄存器中的最大中断向量值进行比较，以确定系统中当前优先级最高的中断。IRQNUM 寄存器则直接存储了这个最高优先级中断对应的向量号。通过读取 IRQNUM，系统可以迅速地在中断向量表中找到相应的服务例程，从而高效地处理中断。

图 52 基于模块的向量中断逻辑



4.14.5.3 第二级中断控制器

Armv6-M 架构将中断视为一种特殊的异常，并用 NVIC 来统一管理。NVIC 最多能处理 32 个中断，其配置信息都存储在系统控制空间中。

Arm Cortex-M0 内核预留了 16 个中断通道，但其中 2 个已经被系统内部的 SYSS 模块和 EERC 模块占用。因此，可供外部模块使用的中断最多只有 14 个。

4.14.5.4 异常处理模型

Armv6 异常处理模型基于一个内存映射的固定向量表结构，该结构包含系统的所有异常向量。向量表位于系统内存映射的地址 0x00，大小为 32 x 32 位（最多支持 16 个外部中断）。向量中断系统收集的中断是异常处理模型的一部分。Arm Cortex-M0 内核系统向量表如下表所示。

表格 210 Arm Cortex-M0 内核系统向量表

地址	异常名称	异常编号
0x00	Initial Main SP	n/a
0x04	Reset	1
0x08	NMI (未使用)	2
0x0C	Hard Fault	3
0x10 至 0x28	保留	4 - 10
0x2C	SVCall	11
0x30 至 0x34	保留	12 - 13
0x38	PendSV	14
0x3C	SysTick Timer	15
0x40	SYSS	16
0x44	EERC	17
0x48	DSI3	18
0x4C	TMR	19
0x50	DSP	20
0x54	GPIO	21

地址	异常名称	异常编号
0x58	UART	22
0x5C	SYSC	23

注意:

- (1) 向量表的位置是固定的，即使系统配置的外部中断少于 14 个，内存中仍然会始终预留 128 字节的空间。
- (2) 正如 Armv6-M 架构所描述的，异常处理程序地址的最低有效位必须设置为 1 (用于 Thumb 指令集)。

4.14.5.5 向量表重映射

为了使系统启动过程分阶段进行，系统提供了一个向量表重映射功能。这使得启动过程可以在启动主应用程序之前执行初始化代码和可选的 Bootloader。

为了实现这个过程，向量表被分为两部分：

- 堆栈指针（SP）初始化和复位向量
- 所有其他异常向量

在启动过程中，这两个部分的向量表会单独处理，例如，重映射源会根据重映射状态而有所不同。

可以重映射的向量表可能的来源有以下几个：

- 启动代码：位于固定地址 0x0800_0000。
- 初始化代码：基地址在系统状态模块中定义（参见 SYSS_VT_ADDR 寄存器）。
- 主应用程序代码：位于固定地址 0x0000_0000。


下表显示了三个向量表的位置：

表格 211 向量表概览

代码区域	
0x0000_0000	应用程序向量表
...	
0x0000_007C	
...	初始化代码向量表
0x0000_7F80	
...	
0x0000_7FFC	启动代码向量表
...	
0x0800_0000	
...	
0x0800_007C	
...	
0x1FFF_FFFF	


根据内部重映射控制信号（寄存器 SYSS_VT_RMP[RMP_VAL]），不同的向量表都可以被映射到 Arm 系统的逻辑内存地址范围 0x00 到 0x7C。在启动过程中，重映射会发生改变。如下图所示：

图 53 向量表重映射



重映射过程由寄存器 `SYSS_VT_RMP[RMP_VAL]` 控制。复位后，系统使用完整的启动代码（Startup ROM）的向量表。每次软件从复位向量位置（0x04）获取 PC 时，重映射值都会改变。有关详细信息，请参见下图：

图 54 向量表配置



如上图所示，寄存器 `SYSS_VT_RMP[RMP_VAL]` 的值与向量表的对应关系如下：

- `SYSS_VT_RMP[RMP_VAL]=3`：向量表全部 128 字节都来自 Startup ROM。
- `SYSS_VT_RMP[RMP_VAL]=2`：向量表前 8 个字节（SP，PC）来自地址 `SYSS_VT_ADDR`，后 120 个字节来自 Startup ROM。


- SYSS_VT_RMP[RMP_VAL]=1: 向量表前 8 个字节 (SP, PC) 来自 App Code, 后 120 个字节来自地址 SYSS_VT_ADDR。
- SYSS_VT_RMP[RMP_VAL]=0: 向量表全部 128 字节都来自 App Code。

启动 ROM:

- 复位后, 启动 ROM 从向量表获取初始化代码地址, 执行初始化。如果无法获取有效的起始地址 (向量值等于 0x00000000 或 0xFFFFFFFF), 则将启用调试接口, 启动 ROM 引导代码继续执行。
- 初始化代码完成后, 再从向量表获取主程序地址, 开始执行主程序。
- 如果无法获取有效的起始地址 (向量值等于 0x00000000 或 0xFFFFFFFF), 将启用调试接口并进入死循环, 以允许调试器访问。

有关详细信息, 请参见下面的流程图:

图 55 启动 ROM 引导代码流程图



注: MTP 内容在存储器中镜像存储, 并支持重映射 (范围为 0x0000_0000 - 0x07FF_FFFF)。

重映射逻辑仅适用于最低的 128 字节内存映射。原始的 MTP 内容可以独立于重映射状态从 MTP 空间的镜像位置读出（例如 0x0001_0000）。

4.14.6 时钟分频

时钟分频器通过对输入时钟进行分频来提供系统时钟：

- 时钟分频器可将输入时钟分频为 4MHz、8MHz、12MHz 或 24MHz，以满足 Arm CPU、EEPROM 和部分内核外设的时钟需求。
- 而系统中的其他模块和内存则始终由 24MHz 的系统时钟驱动，不受时钟分频的影响。
- 来自外部模块的 DMA 访问只能访问运行在固定 24MHz 时钟下的模块。

有关更多细节，请参阅 SYSS 模块。

4.14.7 复位逻辑

处理来自不同来源的复位信号并生成主系统复位信号：

- (1) 复位功能由 SYSS 模块控制
 - 支持以下不可屏蔽的复位源：
 - 上电复位
 - 调试复位
 - CPU 锁住
 - 系统时钟故障
 - 提供前一次复位源的复位状态
 - 支持可屏蔽的复位源（当被屏蔽时会产生中断）
- (2) NRESET 引脚控制
 - 控制复位反馈回路
 - 当内部复位发生时驱动 NRESET 引脚为低电平
 - 捕获 NRESET 引脚的下降沿

4.14.8 看门狗（WDT）

功能特性

- (3) 8 位预分频器。预分频器由系统时钟驱动
- (4) 16 位递减定时器。这个定时器由预分频系统时钟驱动
- (5) 窗口看门狗能够在计数器值为 0 时触发中断或系统复位
 - 标志位：SYSS_RST_STS[WDT_ZERO_RST]
 - 重置后，窗口看门狗计时器将被禁用，需要通过软件重新启动
 - 当看门狗在指定窗口之外重新启动时，窗口看门狗会生成中断或系统复位。标志位：SYSS_RST_STS [WDT_WIN_RST]
 - 窗口看门狗启动后，将无法禁用或更改其设置
- (6) 当看门狗时钟振荡器没有运行或停止时，看门狗将触发中断或系统复位
 - 该功能通过系统时钟实现
 - 标志位：SYSS_RST_STS [WDT_TMR_RST]
- (7) 当系统时钟没有运行或停止时，看门狗将触发系统复位
 - 该功能通过看门狗时钟实现
 - 标志位：SYSS_RST_STS[WDT_TMR_RST]

注意:

- (1) CPU 调试暂停期间, 看门狗将停止工作。
- (2) 系统待机模式期间, 看门狗将停止工作。

图 56 看门狗结构





图 57 看门狗时序



4.14.8.1 寄存器功能描述

表格 212 WDOG 寄存器地址映射

寄存器名	偏移地址	描述
WDT_CTRL	0x00	WDT 控制寄存器
WDT_WIN_CFG	0x02	窗口配置寄存器
WDT_PSC	0x04	预分频器配置寄存器
WDT_RELOAD	0x06	计时器重载值寄存器
WDT_CNT	0x08	当前计数值寄存器

表格 213 WDT_CTRL(0x00) WDT 控制寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:2	保留			
1	RESET	W	0	0: 没有影响 1: 重启看门狗 注: 在两个连续的重启命令之间至少等待 3 个看门狗时钟周期, 因为重启命令也用于触发看门狗时钟保护。
0	WDT_EN	R/W	0	0: 看门狗停止 1: 看门狗使能

表格 214 WDT_WIN_CFG (0x02) 窗口配置寄存器

位/域	名称	R/W	复位值	描述
15:5	保留			
4	WIN_EN	R/W	0	0: 不启用窗口: 看门狗可以在任何时间被重启 1: 启用窗口
3:0	SIZE	R/W	0xF	窗口大小。重启窗口定义为: 计数值 < 2 ^{窗口大小}

表格 215 WDT_PSC (0x04) 预分频器配置寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:0	VALUE	R/W	0xFF	看门狗计数器预分频器 (周期 = 预分频器 + 1)

表格 216 WDT_RELOAD (0x06) 计数器重载值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R/W	0xFFFF	计数器重启值

表格 217 WDT_CNT (0x08) 当前计数值寄存器

位/域	名称	R/W	复位值	描述
15:0	VALUE	R	0xFFFF	当前计数值

4.14.9 系统状态模块 (SYSS)

功能特性

- (1) 复位源状态: 显示复位源, 直到被软件清除
- (2) 复位使能
 - 启用时, 复位源会导致内核系统复位
 - 禁用的复位源会产生中断 (在启用中断时)

注意: 一旦设置, SYSS_RST_EN 位将无法再次被清除。

- (3) 系统时钟频率: 配置 CPU 和模块的时钟频率
- (4) 看门狗时钟频率寄存器
- (5) 以系统时钟周期测量的看门狗时钟周期

注意: SYSS_RST_STS 寄存器在设备上电或内核电源监视器触发复位时, 会记录一个特定的值, 用于指示内核电源异常。而对于其他类型的复位, 该寄存器的值会包含多个复位源的信息, 直到通过 SYSS_RST_CLR 寄存器清除。

4.14.9.1 寄存器功能描述

表格 218 SYS_STATE 寄存器地址映射

寄存器名	偏移地址	描述
SYSS_CTRL	0x00	系统控制寄存器
SYSS_RST_STS	0x04	复位状态寄存器
SYSS_RST_CLR	0x06	复位状态清除寄存器
SYSS_RST_EN	0x08	复位使能寄存器
SYSS_SW_RST	0x0A	软件复位寄存器
SYSS_SW_RST_CLR	0x0C	软件复位标志清除寄存器
SYSS_DBG_EN	0x0E	调试使能寄存器
SYSS_WDT_FREQ	0x10	看门狗频率寄存器
SYSS_WDT_PRD	0x12	看门狗周期寄存器
SYSS_VT_RMP	0x20	向量表重映射寄存器
SYSS_VT_ADDR_LOW	0x24	向量表重映射基地址低位寄存器
SYSS_VT_ADDR_HIGH	0x26	向量表重映射基地址高位寄存器
SYSS_IRQSTS	0x30	中断状态寄存器
SYSS_IRQMASK	0x34	中断屏蔽寄存器
SYSS_IRQEN	0x38	中断使能寄存器
SYSS_IRQDIS	0x3A	中断禁止寄存器
SYSS_IRQPRIO	0x3C	中断嵌套寄存器
SYSS_IRQNUM	0x3E	中断编号寄存器

表格 219 SYSS_CTRL (0x00) 系统控制寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	CLK_SEL	R/W	0	CPU 内核系统时钟频率 (f _{CORE}) 选择: 0: 4MHz 1: 8MHz 2: 12MHz 3: 24MHz

表格 220 SYSS_RST_STS (0x04) 复位状态寄存器

位/域	名称	R/W	复位值	描述
15:12	保留			
11	TRIM_RST	R	0	校准 (TRIM) 寄存器奇偶校验复位标志

位/域	名称	R/W	复位值	描述
10	CRC_ERR_RST	R	0	CRC16 不匹配复位标志
9	WDT_ZERO_RST	R	0	看门狗计数到 0 复位标志
8	WDT_TMR_RST	R	0	看门狗时钟监视复位标志
7	WDT_WIN_RST	R	0	看门狗窗口复位标志
6	MTP_RST	R	0	MTP ECC 不可纠正错误复位标志
5	SRAM_RST	R	0	SRAM 奇偶校验复位标志
4	SW_RST	R	0	软件复位标志
3	DBG_RST	R	0	调试复位标志
2	CPU_LOCK_RST	R	0	CPU 锁定复位标志
1	SYS_CLK_RST	R	0	看门狗系统时钟监视复位标志
0	VDD_RST	R	1	数字内核电压监视复位标志

表格 221 SYSS_RST_CLR (0x06) 复位状态清除寄存器

位/域	名称	R/W	复位值	描述
15:0	CLR	W	0	写入清除相应的 RESET_STATUS 寄存器位

表格 222 SYSS_RST_EN (0x08) 复位使能寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9	TRIM_RST_EN	R/W	0	校准 (TRIM) 寄存器奇偶校验复位使能
8	CRC_RST_EN	R/W	0	CRC16 不匹配复位使能
7	WDT_ZERO_RST_EN	R/W	0	看门狗计数到 0 复位使能
6	WDT_TMR_RST_EN	R/W	0	看门狗时钟监视复位使能
5	WDT_WIN_RST_EN	R/W	0	看门狗窗口复位使能
4	MTP_RST_EN	R/W	0	MTP ECC 不可纠正错误复位使能
3	SRAM_RST_EN	R/W	0	SRAM 奇偶校验复位使能
2	SW_RST_EN	R/W	0	软件复位使能
1	DBG_RST_EN	R/W	1	调试复位使能
0	CPU_LOCK_RST_EN	R/W	1	CPU 锁定复位使能

表格 223 SYSS_SW_RST (0x0A) 软件复位寄存器

位/域	名称	R/W	复位值	描述
15:8	保留			
7:5	FLG_SET	W	0	将 FLG_SET 和 SW_RST 一起设置。复位后, 该位域的值将会由 FLG_SET 读出。

位/域	名称	R/W	复位值	描述
				注：该位域只能与 SW_RST 一起设置。 注：第 6 位和第 7 位由 Bootloader 使用。
4	SW_RST	W	0	执行系统复位，同时清除 POR_FLG。 注：在此之前 SYSS_RST_EN[SW_RST_EN] 必须先设置为 1。
3:1	SW_FLG	R	0	软件复位标志，可以使用 FLG_SET 设置。 注：使用 SYSS_SW_RST_CLR 来清除标志位。
0	POR_FLG	R	1	单独的上电复位标志

表格 224 SYSS_SW_RST_CLR (0x0C) 软件复位标志清除寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:1	CLR	W	0	清除相应的 SW_RST 标志
0				保留

表格 225 SYSS_DBG_EN (0x0E) 调试使能寄存器

位/域	名称	R/W	复位值	描述
15:4	PWD	R/W	0x965	必须写为 0xA56 被读作 0x965
3	NEW_SIG	R	0	新的签名数据可用 注：当读取签名寄存器时该位会被清除（仅适用于 IC 测试）
2	SIG_BOOT	R	0	签名启动请求（仅适用于 IC 测试）
1	EXIT_BL	R	0	退出 Bootloader 请求（仅适用于 IC 测试）
0	SWD_EN	R/W	0	使能 SWD 调试接口： 0：禁用 SWD 调试 1：使能 SWD 调试 注：要更改此位域值，必须正确设置 PWD 位域。 注：只有上电复位会重置此标志，任何其他复位源（例如调试复位）都不会重置此标志。

表格 226 SYSS_WDT_FREQ (0x10) 看门狗频率寄存器

位/域	名称	R/W	复位值	描述
15:10				保留
9:0	FREQ	R/W	0	设备测试期间测量的看门狗时钟频率 [kHz] 典型值 = 800 注：此寄存器只能写入一次。

表格 227 SYSS_WDT_PRD (0x12) 看门狗周期寄存器

位/域	名称	R/W	复位值	描述
15:11	保留			
10:0	CLK_CNT	R	0	在 16 个看门狗振荡器周期内，系统时钟周期（f _{CLK} ）两倍 典型值 = 960 周期 = $2 \times 16 \times \text{系统时钟频率} / \text{看门狗时钟频率}$

表格 228 SYSS_VT_RMP (0x20) 向量表重映射寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7	保留			
6	VT_LOCK	R/W	0	1: SYSS_VT_ADDR_LOW/HIGH 寄存器写锁定
5:4	RMP_STS	R	0	当前重映射状态
3	WLCK	R/W	0	1: SYSS_VT_RMP 寄存器写锁定
2	FORCE	R/W	0	1: 强制使用 Arm 向量表重映射值 SYSS_VT_RMP[RMP_VAL]
1:0	RMP_VAL	R/W	0	向量表重映射值 (详见 4.14.5.5 向量表重映射)

表格 229 SYSS_VT_ADDR_LOW (0x24) 向量表重映射基地址低位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0x7F80	向量表重映射基址低位字。在进行向量表重映射时，将此地址存储的向量表重映射到 0x0000_0000。 注: SYSS_VT_ADDR_LOW 默认值为 0x0000_7F80, 该地址是 Init Code 的向量表所在位置。

表格 230 SYSS_VT_ADDR_HIGH (0x26) 向量表重映射基地址高位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0x0000	向量表重映射基址高位字

表格 231 SYSS_IRQSTS (0x30) 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9	TRIM_RST_EVT	R/W	0	校准寄存器奇偶校验复位事件
8	CRC_ERR_RST_EVT	R/W	0	CRC16 不匹配复位事件
7	WDT_ZERO_RST_EVT	R/W	0	看门狗计数到 0 复位事件
6	WDT_TMR_RST_EVT	R/W	0	看门狗时钟监视复位事件
5	WDT_WIN_RST_EVT	R/W	0	看门狗窗口复位事件
4	MTP_RST_EVT	R/W	0	MTP ECC 不可纠正错误复位事件

位/域	名称	R/W	复位值	描述
3	SRAM_RST_EVT	R/W	0	SRAM 奇偶校验复位事件
2	SW_RST_EVT	R/W	0	软件复位事件
1	DBG_RST_EVT	R/W	0	调试复位事件
0	CPU_LOCK_RST_EVT	R/W	0	CPU 锁定复位事件

表格 232 SYSS_IRQMASK (0x34) 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:10	保留			
9:0	MASK	R/W	0	每一位分别对应 SYSS_IRQSTS 寄存器 10 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 233 SYSS_IRQEN (0x38) 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	VEN	W	0	用于使能中断。例如向该寄存器写入 1，则 SYSS_IRQMASK 寄存器的第 1 位会被置 1。

表格 234 SYSS_IRQDIS (0x3A) 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 1，则 SYSS_IRQMASK 寄存器的第 1 位会被清 0。

表格 235 SYSS_IRQPRIO (0x3C) 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	PRIO	R/W	10	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。

表格 236 SYSS_IRQNUM (0x3E) 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3:0	NUM	R/W	10	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.14.10 CRC 模块（CRC）

该模块用于计算内存区域的 CRC 校验。

功能特性

- (1) 基于 DMA 的内存读取访问
- (2) 兼容 CCITT-CRC-16
- (3) 算法参数
 - 多项式: 0x1021
 - 初始值: 0xFFFF
- (4) 并发 CRC 计算
 - CPU 通过写入起始地址值启动 CRC 计算
 - 应用程序可以并行运行, 对性能影响很小。具体性能参数请参考 CRC_CFG 寄存器说明。CRC 计算时间受 CRC_CFG 和 CRC_LEN_LOW/HIGH 寄存器设置影响

等效的 C 语言代码:

```
unsigned short calc_crc_16(const unsigned char *buffer, int size)
{
    unsigned short poly = 0x8408; // Reverse 0x1021
    unsigned short crc = 0xFFFF;

    for (int i = 0; i < size; i++)
    {
        crc ^= (unsigned short) buffer[i];
        for (int n = 0; n < 8; n++)
        {
            if (crc & 1)
            {
                crc = (crc >> 1) ^ poly;
            }
            else
            {
                crc = (crc >> 1);
            }
        }
    }
    return crc;
}
```

4.14.10.1 寄存器功能描述

表格 237 CRC16 寄存器地址映射

寄存器名	偏移地址	描述
CRC_ADDR_LOW	0x00	起始地址低位寄存器
CRC_ADDR_HIGH	0x02	起始地址高位寄存器
CRC_LEN_LOW	0x04	长度低位寄存器
CRC_LEN_HIGH	0x06	长度高位寄存器

寄存器名	偏移地址	描述
CRC_EXPECT	0x08	预期 CRC 寄存器
CRC_CFG	0x0A	配置寄存器
CRC_STS	0x0C	状态寄存器
CRC_CS	0x0E	CRC 总和寄存器

表格 238 CRC_ADDR_LOW (0x00) 起始地址低位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	CRC 计算起始地址低位字

表格 239 CRC_ADDR_HIGH (0x02) 起始地址高位寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	CRC 计算起始地址高位字 写入此寄存器将启动 CRC 计算, 并且 CRC_STS[STATE] 更改为 0。当 CRC 计算完成后, CRC_STS[STATE] 更改为 1 或 2。 注意: LENGTH 必须 > 0

表格 240CRC_LEN_LOW (0x04) 长度低位寄存器

位/域	名称	R/W	复位值	描述
15:0	NUMB	R/W	0	计算中要包含的字节数 注意: 在计算 CRC 之前, 必须通过软件将 CRC 长度值设置为不等于 0, 否则将触发可屏蔽复位。

表格 241 CRC_LEN_HIGH (0x06) 长度高位寄存器

位/域	名称	R/W	复位值	描述
15:0	NUMB	R/W	0	计算中要包含的字节数 注意: 在计算 CRC 之前, 必须通过软件将 CRC 长度值设置为不等于 0, 否则将触发可屏蔽复位。

表格 242 CRC_EXPECT (0x08) 预期 CRC 寄存器

位/域	名称	R/W	复位值	描述
15:0	SUM	R/W	0	预期 CRC 总和 注意: 在计算 CRC 之前, 必须由软件设置此值。如果计算出的 CRC 总和与此值不匹配, 则将触发可屏蔽复位。

表格 243 CRC_CFG (0x0A) 配置寄存器

位/域	名称	R/W	复位值	描述
15:4	保留			
3	SVAL	R/W	0	CRC 行为:

位/域	名称	R/W	复位值	描述
				0: 在 CRC 计算之前, 清除 CRC 总和为 0xFFFF 1: 用上一次的总和或者设置的总和作为 CRC 计算的初始值
2:0	RD_TIM	R/W	3	CRC 单元读取访问时序。每次 CRC 模块 DMA 读取访问时, CRC 校验和将通过读取的 16 位数据字进行“扩展”。 为了减少对 CPU 性能的影响, CRC 计算读取访问可以间隔进行。 2 次连续 CRC 读取之间的间隔 = $(2^{\text{timing}}) - 1$ CRC 计算造成的最大 CPU 性能损失[%] = $100\% / (2^{\text{timing}})$

表格 244 CRC_STS (0x0C) 状态寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	STATE	R	2	CRC 单元状态: 0: CRC 单元正在运行, CRC 计算正在进行中 1: 上一次 CRC 计算通过, CRC 单元已准备好由软件启动 2: 上一次 CRC 计算失败, CRC 单元已准备好由软件启动 3: 保留 注意: 默认状态为计算失败。

表格 245 CRC_CS (0x0E) CRC 总和寄存器

位/域	名称	R/W	复位值	描述
15:0	SUM	R/W	0xFFFF	计算出来的 CRC 总和 / CRC 总和设置寄存器 注意: 计算 CRC 总和仅在 CRC_STS[STATE]不等于 0 时有效。

4.14.11 MTP 控制模块 (MTPC)

该模块提供寄存器来设置 MTP 读取和编程配置, 并为 MTP 编程提供寄存器接口。

功能特性

- (1) 静态配置寄存器支持奇偶校验
- (2) 支持读取模式和读取速度配置
- (3) 提供 MTP 编程功能和状态机控制

注意: MTPC_RD_CFG 和 MTPC_RPOG_CFG 寄存器只能写入一次。写入操作会保护这些寄存器的内容, 通常会在启动过程中设置。

MTP 编程步骤

- (1) 将 MTPC_PROG_CTRL[PROG]置 1
- (2) 对于所有数据:
 - 将数据写进 MTPC_DATA 寄存器中
 - 配置 MTPC_WRITE_ADDR 寄存器
 - 轮询 MTPC_PROG_STS[BUSY]标志位
 - 读取 MTPC_PROG_STS 寄存器, 检查是否有错误标志置位
- (3) 将 MTPC_PROG_CTRL[PROG]置 0

(4) 检查编程内容（例如通过 CRC 校验和计算）

4.14.11.1 寄存器功能描述

表格 246 MTPC 寄存器地址映射

寄存器名	偏移地址	描述
MTPC_RD_CFG	0x00	读配置寄存器 ⁽¹⁾
MTPC_RPOG_CFG	0x02	编程配置寄存器 ⁽¹⁾
MTPC_PROG_CTRL	0x06	编程控制寄存器
MTPC_DATA_LOW	0x08	MTP 编程数据[15:0]寄存器
MTPC_DATA_HIGH	0x0A	MTP 编程数据[31:16]寄存器
MTPC_WRITE_ADDR	0x10	MTP 编程地址寄存器
MTPC_PROG_STS	0x14	MTP 编程状态寄存器
MTPC_PROT	0x18	保护配置寄存器
MTPC_BOOT_PROT	0x1A	启动保护寄存器

注意：寄存器在复位后可设置一次，之后将被锁定

表格 247 MTPC_RD_CFG (0x00) 读配置寄存器

位/域	名称	R/W	复位值	描述
15:4				保留
3:2	TRP	R/W	1	tRP 时序配置。配置满足 tRP 的时钟周期数。 tRP 周期 = 2 * TRP + 3 0: tRP = 3 个周期 = 3 * 20.8ns = 62.5ns（差分读取模式/冗余读取模式） 1: tRP = 5 个周期 = 5 * 20.8ns = 104.2ns（单端读取模式） 2: tRP = 145.6ns 3: tRP = 187.2ns
1:0				保留

注意：寄存器在复位后可设置一次，之后将被锁定

表格 248 MTPC_RPOG_CFG (0x02) 编程配置寄存器

位/域	名称	R/W	复位值	描述
15:7				保留
6:4	TRP	R/W	1	验证读取期间 24MHz tRP 周期 (= TRP + 1) 1: tRP 周期 = 1 + 1 = 2 周期 = 2 * 41.7ns = 83ns
3:0				保留

注意：寄存器在复位后可设置一次，之后将被锁定

表格 249 MTPC_PROG_CTRL (0x06) 编程控制寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:3	保留			
2	ERASE	R/W	0	写： 向该位写入 1 擦除 MTP 全部内容 读： 0: MTP 擦除已完成 1: MTP 擦除正在进行中 注：首先向该位写入 1 开始擦除 MTP，然后轮询该位的状态，等待擦除完成后自动变为 0。
1	保留			
0	PROG	R/W	0	0: MTP 处于读取模式 1: 将 MTP 设置为编程模式 注：在 MTP 编程期间考虑稳定的电源电压条件

表格 250 MTPC_DATA_LOW (0x08) MTP 编程数据[15:0]寄存器

位/域	名称	R/W	复位值	描述
15:0	DATA	R/W	0	MTP 写入数据位 [15:0] 4 字节写入数据 (支持字节写入) 注：MTPC_DATA 寄存器支持字节和 16 位字写入 注：如果自上次 MTPC_WRITE_ADDR 写入后未写入 MTPC_DATA_LOW 寄存器字节，则其内容将在 MTPC_WRITE_ADDR 写入时被清除为 0，并且不会用于编程过程。这允许在总共 32 位数据的另外 16 位已经写入的情况下，写入一个 16 位数据。

表格 251 MTPC_DATA_HIGH (0x0A) MTP 编程数据[31:16]寄存器

位/域	名称	R/W	复位值	描述
15:0	DATA	R/W	0	MTP 写入数据位 [31:16] 4 字节写入数据 (支持字节写入) 注：MTPC_DATA 寄存器支持字节和 16 位字写入 注：如果自上次 MTPC_WRITE_ADDR 写入后未写入 MTPC_DATA_HIGH 寄存器字节，则其内容将在 MTPC_WRITE_ADDR 写入时被清除为 0，并且不会用于编程过程。这允许在总共 32 位数据的另外 16 位已经写入的情况下，写入一个 16 位数据。

表格 252 MTPC_WRITE_ADDR (0x10) MTP 编程地址寄存器

位/域	名称	R/W	复位值	描述
15:0	ADDR	R/W	0	写入地址偏移量 目标地址 = 基地址 + 地址偏移量 (基地址 = MTP 实例基地址) 注: 地址位 15、1 和 0 将被忽略。 注: 地址写入启动 32 位字编程过程!

表格 253 MTPC_PROG_STS (0x14) MTP 编程状态寄存器

位/域	名称	R/W	复位值	描述
15:7	保留			
6	ERR1	R	0	1: 编程失败 (预期 bit 位是 1, 读取为 0), 最少有一个 0 位没有被编程为 1
5	ERR0	R	0	1: 编程失败 (预期 bit 位是 0, 读取为 1), 最少有一个 0 位被编程为 1
4	BUSY	R	0	1: 编程正在进行
3:0	保留			

表格 254 MTPC_PROT (0x18) 保护配置寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:0	PROT	R/W	0	MTP 保护 1: 区域被保护 0: 区域可写 MTP 单端读取模式: 8 个大小相等的区域, 每个区域大小为 4K 字节 注: 只能设置保护位。一旦设置, 就不能再次清除。

表格 255 MTPC_BOOT_PROT (0x1A) 启动保护寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:3	保留			
2:0	PROT	R/W	0	细分 MTP 引导区写保护, 从 MTP 顶部向下: 0: 无保护 1: 128 字节 (0x0080) 2: 256 字节 (0x0100) 3: 384 字节 (0x0180)

位/域	名称	R/W	复位值	描述
				4 : 512 字节 (0x0200) 5 : 1024 字节 (0x0400) 6 : 1536 字节 (0x0600) 7 : 2048 字节 (0x0800) 注： 一旦写入，此寄存器将无法再更改。此寄存器通常会在引导过程期间初始化。

4.14.12 EEPROM 控制模块 (EEPC)

该模块可以被用来擦除和编程 EEPROM。EEPROM 的擦除和写入访问受到特殊的处理序列保护。

软件必须使用此序列来擦除或写入 EEPROM。这个序列是为了降低意外擦除或写入 EEPROM 的风险。具体步骤如下：

- (1) 锁定计数器递增 9 次 (LOCK_CNT = 9)
- (2) 如果需要，配置 EEPC_LMP/EEPC_HMP 寄存器
EEPC_LMP/EEPC_HMP 寄存器只能在 LOCK_CNT = 9 时进行配置
- (3) 锁定计数器递增 2 次 (LOCK_CNT = 11)
- (4) 如果需要，配置 EEPC_HMPF/EEPC_LMPF 寄存器
EEPC_HMPF/EEPC_LMPF 寄存器只能在 LOCK_CNT = 11 时进行配置
- (5) 锁定计数器增加 1 次 (LOCK_CNT = 12)
- (6) 设置所需的 EEPC_MSEL 寄存器
EEPC_MSEL 寄存器位只能在 LOCK_CNT = 12 时进行配置
- (7) 锁定计数器增加 1 次 (LOCK_CNT = 13)
- (8) 将数据写入内存区域，或者执行擦除模式的空写操作
- (9) 读取 EEPC_STS 寄存器，直到 EEPC_STS[BUSY]=0

注意：

- (1) 当 EEPC_LCNT 写入 0 时，EEPC_MSEL、EEPC_LCNT[LOCK_CNT] 和 EEPC_HMPF/EEPC_LMPF 将重置为默认值或者冻结状态。
- (2) 已擦除的数据单元在再次擦除前需要进行编程操作（写入数据），以确保擦除过程顺利进行。如果跳过程序步骤，会增加存储单元的负担，缩短其使用寿命。
- (3) 已经擦除的数据单元不能被读取。否则会导致读取超时错误。

读取、编程和擦除 EEPROM 的操作都设置了超时保护。如果访问时间超过了超时阈值 ($t_{\text{READ_EE_TIMEOUT}}$ 、 $t_{\text{ERASE_EE_TIMEOUT}}$ 、 $t_{\text{PROG_EE_TIMEOUT}}$)，则会触发 EEPC_IRQSTS[TIMEOUT] 中断，并且当前正在执行的访问将被中止。

按照以下流程进行应用内写入验证和边缘读取：

- (1) 设置擦除模式 (LOCK_CNT = 12)
- (2) 写入需要擦除的地址 (LOCK_CNT = 13，考虑双字擦除)

- (3) 设置编程模式 (LOCK_CNT = 12)
- (4) 将 data1 写入地址 addr, 将 data2 写入地址 addr+2 (LOCK_CNT = 13)
- (5) 设置边缘读取模式 (LOCK_CNT = 12)
- (6) 把数据 1 写入 addr 并从 addr 读取数据进行比较 (写入设置边缘阈值所需的数据, LOCK_CNT 不用考虑)
- (7) 把数据 2 写入 addr+2 并从 addr+2 读取数据进行比较 (写入设置边缘阈值所需的数据 2, LOCK_CNT 不用考虑)
- (8) 对下一个双字重复此操作

4.14.12.1 寄存器功能描述

表格 256 EEPC 寄存器地址映射

寄存器名	偏移地址	描述
EEPC_MSEL	0x00	模式寄存器
EEPC_STS	0x02	状态寄存器
EEPC_LMP	0x04	锁定配置低位寄存器
EEPC_HMP	0x06	锁定配置高位寄存器
EEPC_LCNT	0x0A	锁定计数寄存器
EEPC_LMPF	0x0C	锁定冻结低位寄存器
EEPC_HMPF	0x0E	锁定冻结高位寄存器
EEPC_EN	0x10	EEPROM 使能寄存器
EEPC_IRQSTS	0x30	中断状态寄存器
EEPC_IRQMASK	0x34	中断屏蔽寄存器
EEPC_IRQEN	0x38	中断使能寄存器
EEPC_IRQDIS	0x3A	中断禁止寄存器
EEPC_IRQPRIO	0x3C	中断嵌套寄存器
EEPC_IRQNUM	0x3E	中断编号寄存器

表格 257 EEPC_MSEL (0x00) 模式寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:2	保留			
1	PROG_MODE	R/W	0	编程模式选择 注: 16 位编程
0	ERASE_MODE	R/W	0	擦除模式选择 注: 双 16 位擦除

表格 258 EEPC_STS (0x02) 状态寄存器

位/域	名称	R/W	复位值	描述
15:1	保留			

位/域	名称	R/W	复位值	描述
0	BUSY	R	0	0: 已准备好读、写、擦除操作 1: 忙, 不允许读、写、擦除操作 注: 该状态是自定时的, 并且可能因设备和过压、温度和时间而异。 注: 要确保已启动的擦除或编程操作已完成, 请轮询 EEPC_STS[BUSY]位。

表格 259 EEPC_LMP (0x04) 锁定配置低位寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:0	PROT	R/W	0xFF	内存保护 (IP 内存范围低半部分) 1: 区域受保护 0: 区域可写/可擦除 位 0: IP 地址偏移量 0x00 .. 0x0E 位 1: IP 地址偏移量 0x10 .. 0x1E 位 2: IP 地址偏移量 0x20 .. 0x2E 位 3: IP 地址偏移量 0x30 .. 0x3E 位 4: IP 地址偏移量 0x40 .. 0x4E 位 5: IP 地址偏移量 0x50 .. 0x5E 位 6: IP 地址偏移量 0x60 .. 0x6E 位 7: IP 地址偏移量 0x70 .. 0x7E 注意: 只有当相关的 EEPC_LMPF[PROT_FREZ]=0 时, 才能更改 (设置或清除) 锁定位。

表格 260 EEPC_HMP (0x06) 锁定配置高位寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:0	PROT	R/W	0xFF	内存保护 (IP 内存范围高半部分) 1: 区域受保护 0: 区域可写/可擦除 位 0: IP 地址偏移量 0x80 .. 0x8E 位 1: IP 地址偏移量 0x90 .. 0x9E 位 2: IP 地址偏移量 0xA0 .. 0xAE 位 3: IP 地址偏移量 0xB0 .. 0xBE 位 4: IP 地址偏移量 0xC0 .. 0xCE 位 5: IP 地址偏移量 0xD0 .. 0xDE 位 6: IP 地址偏移量 0xE0 .. 0xEE 位 7: IP 地址偏移量 0xF0 .. 0xFE

位/域	名称	R/W	复位值	描述
				注意： 只有当相关的 EEPC_HMPF[PROT_FREZ]= 0 时，才能更改（设置或清除）锁定位。

表格 261 EEPC_LCNT (0x0A) 锁定计数寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:4	保留			
3:0	LOCK_CNT	R/W	0	写入：写入 0xA 增加 LOCK_CNT 读取：返回当前锁定计数器值

表格 262 EEPC_LMPF (0x0C) 锁定冻结低位寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:0	PROT_FREZ	R/W	0	内存保护冻结（IP 内存范围低半部分） 1：区域保护冻结 0：区域保护可更改 位 0：IP 地址偏移 0x00 .. 0x0E 位 1：IP 地址偏移 0x10 .. 0x1E 位 2：IP 地址偏移 0x20 .. 0x2E 位 3：IP 地址偏移 0x30 .. 0x3E 位 4：IP 地址偏移 0x40 .. 0x4E 位 5：IP 地址偏移 0x50 .. 0x5E 位 6：IP 地址偏移 0x60 .. 0x6E 位 7：IP 地址偏移 0x70 .. 0x7E 注意：只能设置冻结位。一旦设置，就不能再次清除。

表格 263 EEPC_HMPF (0x0E) 锁定冻结高位寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:0	PROT_FREZ	R/W	0	内存保护冻结（IP 内存范围高半部分） 1：区域保护冻结 0：区域保护可更改 位 0：IP 地址偏移 0x80 .. 0x8E 位 1：IP 地址偏移 0x90 .. 0x9E 位 2：IP 地址偏移 0xA0 .. 0xAE 位 3：IP 地址偏移 0xB0 .. 0xBE 位 4：IP 地址偏移 0xC0 .. 0xCE

位/域	名称	R/W	复位值	描述
				位 5: IP 地址偏移 0xD0 .. 0xDE 位 6: IP 地址偏移 0xE0 .. 0xEE 位 7: IP 地址偏移 0xF0 .. 0xFE 注意: 只能设置冻结位。一旦设置, 就不能再次清除。

表格 264 EEPC_EN (0x10) EEPROM 使能寄存器

位/域	名称	R/W	复位值	描述
15:8	PWD	R/W	0x96	必须写为 0xA5 被读作 0x96
7:1	保留			
0	IP_EN	R/W	1	IP 使能 0: 禁用 1: 使能 注: 如果发生超时, 可以用 EEPC_EN[IP_EN]=0 从 BUSY 状态中恢复

表格 265 EEPC_IRQSTS (0x30) 中断状态寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2	ACC_ERR	R/W	0	访问错误 (事件) 在 EEPC_EN[IP_EN] =0 时访问 EEPROM 内存
1	ADDR_ERR	R/W	0	非法地址访问 (事件) 访问超出有效 EEPROM 内存范围
0	TIMEOUT	R/W	0	超时 (事件) BUSY 时间超出预期编程/擦除时间 注: 可以用 EEPC_EN[IP_EN]=0 从 BUSY 状态中恢复

表格 266 EEPC_IRQMASK (0x34) 中断屏蔽寄存器

位/域	名称	R/W	复位值	描述
15:3	保留			
2:0	MASK	R/W	0	每一位分别对应 IRQ_STATUS 寄存器 3 个中断的使能状态。 1: 该中断已使能 0: 该中断未使能

表格 267 EEPC_IRQEN (0x38) 中断使能寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			

位/域	名称	R/W	复位值	描述
1:0	VEN	W	0	用于使能中断。例如向该寄存器写入 1，则 EEPC_IRQMASK 寄存器的第 1 位会被置 1。

表格 268 EEPC_IRQDIS (0x3A) 中断禁止寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	VDIS	W	0	用于禁止中断。例如向该寄存器写入 1，则 EEPC_IRQMASK 寄存器的第 1 位会被清 0。

表格 269 EEPC_IRQPRIO (0x3C) 中断嵌套寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	PRI0	R/W	10	中断向量嵌套。软件可以把当前的中断向量写入该寄存器，则只有更高优先级（编号更小）的中断可以嵌套。

表格 270 EEPC_IRQNUM (0x3E) 中断编号寄存器

位/域	名称	R/W	复位值	描述
15:2	保留			
1:0	NUM	R/W	10	读：如果当前有中断发生，该寄存器返回当前发生的最高优先级（最小编号）的中断。如果当前未发生中断，则返回第一个未使用的中断编号。 写：写入该寄存器用于清除对应的中断事件。

4.14.13 内核系统启动顺序

4.14.13.1 概述

内核系统包含了一个多阶段的系统启动序列。引导序列以客户应用程序代码的启动而结束。


启动和引导顺序由以下部分控制：

- 基于硬件 ROM 的启动代码
- 基于 NVM 的特定的初始化代码

为了满足这种分阶段启动的需求，系统提供了一种中断向量表重映射机制，允许在不同的启动阶段使用不同的中断向量表，从而实现各阶段的独立中断处理。

注意：系统启动与系统保护功能密切相关。

图 58 系统启动过程



4.14.13.2 启动代码

系统复位后，位于 0x0800_0000 的 ROM 启动代码开始执行，按照流程图初始化系统，并根据向量表中的地址启动初始化代码和应用程序代码。若向量表中地址无效，则启用调试接口并进入无限循环。

注意：如果初始化代码和应用程序代码的起始地址有效，则启动代码会保持调试接口锁定状态。应用程序软件需要根据客户需求自主解锁调试接口。

4.14.13.3 初始化代码

初始化代码是特定的，存储在 IC 的非易失性存储器（NVM）中。它由芯片供应商预先编程，主要负责配置芯片内部的各种参数和设置，例如校准数据 and 内存保护。初始化代码的起始地址在系统状态模块中定义。通常位于 NVM 内存的顶部。初始化代码可以调用 Bootloader，该程序将通过通信接口提供 NVM 编程功能。

4.14.13.4 应用代码

主程序是客户提供的应用代码，它在系统初始化（以及可选的 **Bootloader**）完成后开始执行。向量表地址固定在 0x0000_0000，符合 ARM Cortex-M0 的标准内存映射。如果主程序的复位向量无效（为 0x0000_0000 或 0xFFFF_FFFF），此时系统会启用调试接口，陷入死循环。

4.14.13.5 签名启动模式

此 IC 采用基于签名的安全启动模式，通过验证存储在 MTP 中的 64 位签名来控制调试接口的访问权限。当签名验证通过时，设备会进入调试模式。签名位于 MTP 存储器的客户区域中。默认签名值是内存的未编程状态（对于 MTP 来说是 0x00）。

当连接 SWD 调试接口时，未使能调试模式的设备将返回 DP_IDCODE=0，而不是标准的 Arm Cortex-M0 DP_IDCODE。

重要说明：客户需要使用单独的签名对该设备进行编程，以防止未经授权进入调试模式。如果需要返回的设备进行分析，客户需要向 Geehy 提供此签名值。

4.14.14 内核系统调试

4.14.14.1 概述

本系统采用 Armv6-M 架构，支持侵入式调试功能。调试器可以通过 DAP 接口访问调试资源，包括调试 ROM 表。调试 ROM 表中包含了有关系统调试资源的详细信息。调试器可以设置断点、观察点或捕获异常来控制处理器，并通过非侵入式的 PC 采样功能进行性能分析。

系统的调试功能符合 Armv6-M 调试规范，支持通过 SWD 接口访问 DAP。DAP 提供了一套完整的调试接口，允许调试器在处理器运行、暂停或复位时访问调试资源。

调试 ROM 表包括：

- 系统控制空间 (SCS)
- 断点单元 (BPU)
- 调试观察点控制单元 (DWT)

4.14.14.2 调试特性

- 双线串行调试端口 SWD
- 支持 4 个硬件断点
- 支持 2 个观察点
- 在复位或硬件故障时捕获向量以生成调试事件
- 访问系统内存
- 暂停处理器并进行单步执行
- 访问暂停状态下的处理器寄存器

注意：有关调试功能的更详细描述，请参考 Armv6-M 架构参考手册。

4.14.14.3 调试保护

内存和 Arm CPU 调试接口受到保护，防止未经授权的调试访问。

Arm CPU 调试接口及其访问内存的可能性受到“允许调试”机制的保护。该机制会锁定 Arm 处理器的调试功能，直到 CPU 写入 SYSS_DBG_EN[SWD_EN] 位。

在系统启动过程中出现以下情况，启动代码会设置此标志（解锁设备）：

- 指令内存中没有找到初始化代码（内存为空）
- 指令内存中没有找到应用程序代码（应用程序内存为空）

如果启动代码检测到初始化代码和应用程序代码，则设备将保持锁定状态，除非应用程序软件设置此标志以解锁设备。这种方式允许客户软件决定 IC 及其内容是否受保护。

注意：

- (1) 只有通过上电复位才能清除“允许调试”标志，其他复位方式，包括调试复位，都不会影响该标志的状态。这种设计是为了确保在调试过程中，调试端口能够一直保持打开状态。
- (2) 分析客户退回的设备时，设备必须处于解锁状态，否则无法分析内存内容。
- (3) 如果应用程序软件没有解锁设备，则只有另一种方法可以解锁设备。解锁方法详见章节 4.14.13.5 签名启动模式。

4.14.14.4 有限调试访问

系统复位后，调试接口被锁定，无法对外设进行写操作。只有当 CPU 写入 SYSS_DBG_EN [SWD_EN] 寄存器后，才能启用调试功能。


初始化代码设置内部系统校准寄存器和内存保护位。在用户获得完全调试访问权限之前，必须执行初始化代码。

注意：如上所述，完整的调试功能仅在整个系统启动过程之后可用，因此必须在复位后执行初始化代码来配置调试器。

对于使用 J-Link 调试器的工具，Geehy 提供了特殊的复位脚本，以确保完全执行初始化代码。


下图显示了应用程序允许调试器访问时，启动和应用程序执行过程中的调试器访问限制：

图 59 调试保护（使能调试接口）



下图显示了应用程序不允许调试器访问时，启动和应用程序执行过程中的调试器访问限制：

图 60 调试保护（禁用调试接口）



锁定调试访问：Arm Cortex 内核、外设及内存的调试访问被完全禁止。调试器无法通过 DAP

接口与目标系统进行任何形式的通信。

有限调试访问：可以调试访问 **Arm Cortex** 内核、外设 (包括内存)，但禁止写入操作。可以使用 **Arm** 调试功能，例如暂停 **Arm Cortex** 内核和访问寄存器。

完全调试访问：可以调试访问 **Arm Cortex** 内核、外设 (包括内存)。可以完全访问外设和内存，但一些单独锁定的寄存器 (例如校准寄存器) 除外。

5 电气特性

5.1 电气特性测试条件

- 所有时间值均基于振荡器频率 f_{CLK} 的典型值
- 流入设备引脚的电流为正，从设备引脚流出的电流为负
- 除非另有说明， $V_{SUP} = 6V$ 至 $24V$ ， $T_{AMB} = -40^{\circ}C$ 至 $+105^{\circ}C$
- 典型值是基于 $V_{SUP} = 12V$ 和 $T_{AMB} = +25^{\circ}C$ 的工作条件

5.2 电源与功耗

表格 271 电源与功耗特性

符号	描述	条件	最小值	典型值	最大值	单位
I_{VSUP}	在正常运行期间 V_{SUP} 的电流消耗	DSP_CTRL[DSP_EN]=1 不包括任何输出电流	5	11	18	mA
I_{VSUP_LOW}	在正常运行期间 V_{SUP} 的电流消耗 (关闭 DSP 信号路径)	DSP_CTRL[DSP_EN]=0	-	6.3	-	mA
I_{VSUP_STBY}	Standby 模式 V_{SUP} 的电流消耗	DSP_CTRL[DSP_EN]=0 禁用 GPIO	-	-	1	mA
V_{DDA}	内部生成的模拟电源	外部 C_{VDDA} 已连接	4.5	4.75	5	V
I_{VDDA_SHORT}	对地短路时 V_{DDA} 的输出电流	$V_{VDDA}=0V$	-41	-	-	mA
V_{DDD}	内部生成的数字电源	外部 C_{VDDD} 已连接	1.35	1.5	1.65	V
I_{VDDD_SHORT}	对地短路时 V_{DDD} 的输出电流	$V_{VDDD}=0V$	-77.7	-	-	mA
V_{TOV}	VT 过压检测		25.7	26.5	27.3	V

5.3 时钟

表格 272 振荡器特性

符号	描述	条件	最小值	典型值	最大值	单位
f_{CLK}	系统时钟频率	$T_{AMB}=25^{\circ}C$	-	24	-	MHz
f_{CLK_ACC}	系统时钟精度 ⁽¹⁾		-1	-	1	%
f_{OSC_WDOG}	看门狗输出频率		0.7	0.8	0.9	MHz

注意：未在生产中测试。

5.4 脉冲发生器 (PUG)

表格 273 脉冲发生器特性

符号	描述	条件	最小值	典型值	最大值	单位
N_{PULSES}	发波脉冲数	通过 PUG_CFG[PULSE_CNT] 调整	0	-	127	1

符号	描述	条件	最小值	典型值	最大值	单位
f_C	可配置的换能器中心频率	$f_{CLK}=24.0MHz$ 通过 PUG_FC[FC] 调整	30	-	125	kHz
f_L	可配置的最低频率	$f_{CLK}=24.0MHz$ 通过 PUG_FL[FL] 调整	20	-	140	kHz
f_H	可配置的最高频率	$f_{CLK}=24.0MHz$ 通过 PUG_FH[FH] 调整	20	-	140	kHz
f_{Δ}	Chirp 模式频率变化的步长	$f_{CLK}=24.0MHz$ PUG_CFG[BURST_TYPE]=1 通过 PUG_STEP[WIDTH] 调整	5.722	-	1458	Hz
f_{STEP}	$f_C, f_L, f_H, f_{\Delta}$ 频率调整的步长	$f_{CLK}=24.0MHz$	-	5.722	-	Hz

5.5 换能器驱动 (TRD)

表格 274 换能器驱动特性

符号	描述	条件	最小值	典型值	最大值	单位
I_{DRV_0}	最小驱动电流	TRD_CFG[I_DRV]=0 TRD_CFG[LOW_CURRENT]=0 $V_{DRV} = V_T - 2.5V$	-	-190	-	mA
$I_{DRV_0_DIAG}$	用于诊断的最小驱动电流	TRD_CFG[I_DRV]=0 TRD_CFG[LOW_CURRENT]=1 $V_{DRV} < 0.5V$	-	0	-	mA
I_{DRV_31}	最大驱动电流	TRD_CFG[I_DRV]=31 TRD_CFG[LOW_CURRENT]=0 $V_{DRV} = V_T - 2.5V$	-	-500	-	mA
$I_{DRV_31_DIAG}$	用于诊断的最大驱动电流	TRD_CFG[I_DRV]=31 TRD_CFG[LOW_CURRENT]=1 $V_{DRV} < 0.5V$	-	-1.48	-	mA
N_{IDRV}	驱动电流可调整的步数		-	31	-	1
I_{DRV_STEP}	驱动电流调整步长	TRD_CFG[LOW_CURRENT]=0	-	10	-	mA
$I_{DRV_STEP_DIAG}$	用于诊断的驱动电流调整步长	TRD_CFG[LOW_CURRENT]=1	-	48.2	-	uA
$R_{SW_DRV1_2}$	驱动开关 SW_{DRVx} 的导通电阻	TRD_CFG[LOW_CURRENT]=0 处于发波状态	-	0.95	-	Ω

5.6 模拟信号处理 (ASP)

表格 275 模拟信号处理特性

符号	描述	条件	最小值	典型值	最大值	单位
G_{ANA_MIN}	模拟放大器的最小可配置增益	$f_{IN}=58kHz$ ASP_CFG[G_ANA]=0	38.48	42.2	47.22	dB
G_{ANA_MAX}	模拟放大器的最大可配置增益	$f_{IN}=58kHz$ ASP_CFG[G_ANA]=7	55.3	59	64.04	dB

符号	描述	条件	最小值	典型值	最大值	单位
$G_{ANA_MIN_DIAG}$	诊断测量时，模拟放大器的最小可配置增益	$f_{IN}=58kHz$ $ASP_CFG[G_ANA]=0$ $ASP_CFG[REDUCE_GAIN]=1$	7	11	15	dB
$G_{ANA_MAX_DIAG}$	诊断测量时，模拟放大器的最大可配置增益	$f_{IN}=58kHz$ $ASP_CFG[G_ANA]=0$ $ASP_CFG[REDUCE_GAIN]=1$	24	28	32.6	dB
G_{ANA_STEP}	模拟增益和诊断增益的调整步长 ⁽¹⁾	$f_{IN}=58kHz$	-	2.4	-	dB
N_{G_ANA}	模拟增益和诊断增益可调整的步数		-	7	-	1
e_N	等效输入噪声 ⁽²⁾	$f_{IN}=58kHz$ $ASP_CFG[G_ANA]=7$	-	5.62	-	$\frac{nV}{\sqrt{Hz}}$
R_{AINx}	输入阻抗 INP 至 G_{NDA} , INN 至 G_{NDA}	$T_{AMB}=25^{\circ}C$ $V_{INP} \leq 0.1V$ $V_{INN} \leq 0.1V$	75	100	125	Ω
f_{-3dB_LP}	低通滤波器的-3dB 截止频率（常规）	$ASP_CFG[LPF_CFG]=0$	90	-	-	kHz
$f_{-3dB_LP_H}$	低通滤波器的-3dB 截止频率（高频）	$ASP_CFG[LPF_CFG]=1$	180	-	-	kHz
n_{ADC14}	ADC 分辨率 ^{(2) (3)}		-	14	-	Bit

注意：

- (1) 由设计保证单调性
- (2) 未在生产中测试
- (3) ADC 分辨率由其结构决定，不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。

5.7 数字信号处理（DSP）

表格 276 测量定时器（MT）特性

符号	描述	条件	最小值	典型值	最大值	单位
T_{TS}	测量定时器时间戳分辨率	$f_{CLK}=24.0MHz$	-	1.0	-	μs
T_{TS_ACC}	测量定时器精度 ⁽¹⁾	时钟未同步	-3	-	3	%
$T_{TS_ACC_SYNC_CRM}$	测量定时器精度（通过 CRM 同步） ^{(1) (2)}	时钟已同步	-0.5	-	0.5	%
$T_{TS_ACC_SYNC_PDCM}$	测量定时器精度（通过 PDCM 同步） ^{(1) (3)}	时钟已同步	-0.2	-	0.2	%

注意：

- (1) 未在生产中测试
- (2) 使用 DSI3 命令位时间自动测量功能
- (3) 软件需要测量 PDCM 脉冲之间的时间，并调整 DSI_CLK_1US 寄存器的值。

表格 277 包络处理器（ENVP）特性

符号	描述	条件	最小值	典型值	最大值	单位
f_{C_ENVP}	滤波器中心频率		-	1.0	-	f_c
f_{-3dB_ENVP}	滤波器 -3dB 带宽	通过 ENVP_CTRL[BW_CFG] 调整	0.0102	-	0.3751	f_c

符号	描述	条件	最小值	典型值	最大值	单位
G _{CAL}	生产线末端校准增益	通过 ENV _P _CTRL[G _{CAL}] 调整	0	-	12	dB
G _{CAL_STEP}	校准增益的步长		0.2	0.38	0.79	dB
N _{CAL}	校准增益可调整的步数		-	31	-	1

表格 278 数字放大器 (DAMP) 特性

符号	描述	条件	最小值	典型值	最大值	单位
G _{DIG}	数字放大器增益	通过 DAMP_CFG[G _{DIG}] 调整	0	-	47.89	dB
G _{DIG_STEP}	数字增益的步长		0.28	0.38	0.53	dB
N _{DIG}	数字增益可调整的步数		-	127	-	1

5.8 模拟数据采集 (ADA)

表格 279 模拟数据采集 (ADA) 特性

符号	描述	条件	最小值	典型值	最大值	单位
V _{ADC_REF}	ADC 参考电压 ⁽¹⁾		-	1.0	-	V _{DDA}
t _{ADC_CONV}	ADC 转换时间 ⁽¹⁾	f _{CLK} =24MHz ADA_CFG[SAMP_PERIOD]=1 ADA_CFG[CLK_DIV]=1	-	2.3	-	μs
n _{ADC10}	ADC 分辨率 ^{(1) (2)}		-	10	-	Bit
A _{HV}	高电压的输入衰减因数		0.122	0.125	0.128	V/V
A _{LV}	低电压的输入衰减因数 ⁽¹⁾		-	1.0	-	V/V

注意:

- (1) 未在生产中测试
- (2) ADC 分辨率由其结构决定, 不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。

5.9 温度传感器

表格 280 温度传感器特性

符号	描述	条件	最小值	典型值	最大值	单位
TSENS _{ACC25}	温度传感器在 25°C 时的精度	T _{AMB} =25°C 使用校准后的 TSENS _{OFF} 和 TSENS _{GAIN}	-6	-	6	°C
TSENS _{SLOPE}	温度传感器的斜率 ⁽¹⁾		-	-0.576	-	°C/LSB

注意: 未在生产中测试

5.10 GPIO

表格 281 GPIO 特性

符号	描述	条件	最小值	典型值	最大值	单位
V _{GPIO_ITH}	GPIO 引脚的 LH 输入阈值	GPIO_IE=1	0.82	0.89	0.95	V
V _{GPIO_ITL}	GPIO 引脚的 HL 输入阈值	GPIO_IE=1	0.42	0.51	0.59	V
I _{GPIO_OH}	GPIO 引脚的高电平输出电流	GPIO_OE=1 GPIO_OUT=1 V _{GPIO} =1.125V	0.78	1.12	1.77	mA
I _{GPIO_OL}	GPIO 引脚的低电平输出电流	GPIO_OE=1 GPIO_OUT=0 V _{GPIO} =0.375V	0.81	1.2	2.13	mA
R _{GPIO}	上拉电阻至 VDDD	GPIO_OE=0 GPIO_PULL_UP=1 V _{GPIO} =0.0V	195	280	427	kΩ

5.11 DAC

表格 282 DAC 特性

符号	描述	条件	最小值	典型值	最大值	单位
n _{DAC}	DAC 分辨率 ⁽¹⁾⁽²⁾		-	8	-	Bit
R _{OUT_DAC}	DAC 输出电阻		34	50	75	kΩ
V _{OUT_DAC}	DAC 输出电压范围 ⁽¹⁾		0	-	VDDD	V

注意:

- (1) 未在生产中测试
- (2) DAC 分辨率由其结构决定，不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。

5.12 DSI3 通信接口

表格 283 DSI3 前向通道 (FCC) 特性

符号	描述	条件	最小值	典型值	最大值	单位
V _{DSI_HIGH}	信号高电平电压 ⁽¹⁾		4	-	20	V
V _{DSI_LOW_THRES}	信号低电平电压 V _{DSI_LOW} 检测阈值		V _{DSI_HIGH} - 1.25	V _{DSI_HIGH} - 1	V _{DSI_HIGH} - 0.75	V
V _{DSI_DIF}	信号高电平和低电平之间的电压差 V _{DSI_HIGH} - V _{DSI_LOW} ⁽¹⁾		1.75	2	2.35	V
t _{DSI_BIT}	FCC 位时间 (标准) ⁽¹⁾	DSI_CFG[BIT_TIME]=0	-	8	-	μs
t _{DSI_BIT16}	FCC 位时间 ⁽¹⁾	DSI_CFG[BIT_TIME]=1	-	16	-	μs
t _{DSI_BIT32}	FCC 位时间 ⁽¹⁾	DSI_CFG[BIT_TIME]=2	-	32	-	μs

符号	描述	条件	最小值	典型值	最大值	单位
t _{DSI_BIT_TOL}	FCC 位时间偏差 ⁽¹⁾		-1	-	1	%

注意：未在生产中测试

表格 284 DSI3 反向通道（RCC）特性

符号	描述	条件	最小值	典型值	最大值	单位
I _{DSI_RESP_2X}	二级响应电流	不包含 I _{DSI_Q}	21	24	27	mA
I _{DSI_RESP_1X}	一级响应电流	不包含 I _{DSI_Q}	10.5	12	13.5	mA
t _{DSI_RESP_SLEW}	响应电流变化时间	10% 至 90%	200	-	1000	ns
I _{DSI_Q}	静态电流		133.6	153.5	172.7	μA
t _{DSI_CHIP}	Chip Time ⁽¹⁾		3	4	6	μs
t _{DSI_CHIP_TOL}	Chip Time 偏差		-5	-	5	%
t _{DSI_SYMBOL}	Symbol Time		-	3	-	t _{DSI_CHIP}
t _{DSI_RESP_CRM}	CRM 模式应答开始时间（标准） ^{(2) (3)}	DSI_CFG[BIT_TIME]=0	280	295	310	μs
t _{DSI_RESP_CRM16}	CRM 模式应答开始时间 ^{(2) (3)}	DSI_CFG[BIT_TIME]=1	560	590	620	μs
t _{DSI_RESP_CRM32}	CRM 模式应答开始时间 ^{(2) (3)}	DSI_CFG[BIT_TIME]=2	1120	1180	1240	μs
t _{DSI_RESP_PDCM}	PDCM 模式应答开始时间 ^{(2) (3)}		15	-	8191	μs
t _{DSI_END}	下一个采样周期前的静默时间 ⁽²⁾		10	-	-	μs

注意：

- (1) t_{DSI_CHIP} 是可配置参数
- (2) 未在生产中测试
- (3) 软件必须确保 DSI3 通信的正确时序。

表格 285 DSI3 自动编址特性

符号	描述	条件	最小值	典型值	最大值	单位
R _{DSI_SHUNT}	从机用于检测电流的电阻		0.763	1.001	1.238	Ω
t _{DSI_DISC_PULSE}	Discovery 模式命令脉冲宽度（标准） ⁽¹⁾	DSI_CFG[BIT_TIME]=0	-	16	-	μs
t _{DSI_DISC_PULSE16}	Discovery 模式命令脉冲宽度 ⁽¹⁾	DSI_CFG[BIT_TIME]=1	-	32	-	μs
t _{DSI_DISC_PULSE32}	Discovery 模式命令脉冲宽度 ⁽¹⁾	DSI_CFG[BIT_TIME]=2	-	64	-	μs
I _{DSI_DISC_THRES}	Discovery 模式从机电流检测阈值		-	12	-	mA
t _{DSI_DISC_DELAY}	Discovery 模式从机响应电流延迟时间（标准） ⁽¹⁾		-	64	-	μs
t _{DSI_DISC_DELAY16}	Discovery 模式从机响应电流延迟时间 ⁽¹⁾	DSI_CFG[BIT_TIME]=0	-	128	-	μs
t _{DSI_DISC_DELAY32}	Discovery 模式从机响应电流延迟时间 ⁽¹⁾	DSI_CFG[BIT_TIME]=1	-	256	-	μs
t _{DSI_DISC_ACT}	Discovery 模式从机响应电流持续时间	DSI_CFG[BIT_TIME]=2	16	-	24	μs

符号	描述	条件	最小值	典型值	最大值	单位
t _{DSI_DISC_ACCEPT}	Discovery 模式从机响应电流接受时间		16	-	32	μs

注意：未在生产中测试

5.13 MTP

表格 286 MTP 电气参数和可靠性特性

符号	描述	条件	最小值	典型值	最大值	单位
Size _{MTP}	MTP 大小 ^{(1) (2)}		-	-	32	kByte
t _{PROG_MTP_BIT}	编程一位数据的时间（逻辑 1） ⁽¹⁾	首次尝试编程即成功	-	120	-	μs
Endurance _{MTP}	MTP 的耐久性（写入次数） ⁽¹⁾		1	-	-	10 ³ 次
t _{DR_MTP}	数据保持时间 ⁽¹⁾	在活动模式下最长 5 年	15	-	-	年

注意：

- (1) 未在生产中测试
- (2) 执行了阵列清除测试，没有对每一位进行可编程性检查。MTP 大小由其结构决定，不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。

5.14 SRAM

表格 287 SRAM 特性

符号	描述	条件	最小值	典型值	最大值	单位
Size _{SRAM}	SRAM 大小 ^{(1) (2)}		-	-	4	kByte

注意：

- (1) 未在生产中测试
- (2) MTP 大小由其结构决定，不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。

5.15 EEPROM

表格 288 EEPROM 电气参数和可靠性特性

符号	描述	条件	最小值	典型值	最大值	单位
Size _{EEPROM}	EEPROM 大小 ^{(1) (2)}		-	-	256	Byte
t _{READ_EE_4MHz}	读取访问时间	f _{CORE} = 4MHz	-	-	2	μs
t _{READ_EE_24MHz}	读取访问时间	f _{CORE} = 24MHz	-	-	1	μs
t _{ERASE_EE}	2 x 16 Bit 擦除时间		-	4.2	9.0	ms
t _{PROG_EE}	16 Bit 编程时间		-	4.2	9.0	ms
t _{READ_EE_TIMEOUT}	读取访问超时时间	f _{CLK} = 24MHz	-	1	-	μs
t _{ERASE_EE_TIMEOUT}	擦除超时时间	f _{CLK} = 24MHz	-	10	-	ms
t _{PROG_EE_TIMEOUT}	编程超时时间	f _{CLK} = 24MHz	-	10	-	ms

符号	描述	条件	最小值	典型值	最大值	单位
t_{DR_EE}	数据保持时间 ⁽¹⁾		15	100	-	年
Endurance _{EE}	EEPROM 单元的耐久性（写入次数） ⁽¹⁾		10	-	-	10 ³ 次
WriteDisturb _{EE}	累积编程事件 ^{(1) (3)}		12.6	-	-	10 ⁶ 次

注意：

- (1) 未在生产中测试
- (2) EEPROM 大小由其结构决定，不受生产的影响。产品规格的符合性通过数字测试隐含地进行测试。
- (3) 当一个地址被编程时，未选中的地址可能会受到写入干扰的影响。虽然单次写入干扰事件不是问题，但写入干扰事件的累积效应可能会导致未选中地址上的位翻转。

5.16 推荐的工作条件

表格 289 推荐的工作条件

符号	描述	最小值	典型值	最大值	单位
V_{VSUP}	供电电压	6	-	24	V
V_{DSII}/V_{DSIO}	DSII 和 DSIO 引脚电压	4	-	20	V
$f_{Transducer}$	换能器谐振频率	38	-	72	kHz
C_{VDDA}	模拟电源的去耦电容	75	100	125	nF
C_{VDDD}	数字电源的去耦电容	0.36	1	1.25	uF
TAMB	环境温度	-40	-	105	°C
TAMP,prog	MTP 编程时的环境温度	0	-	40	°C

5.17 绝对最大额定值

- 超出下面列出的绝对最大额定值可能会对设备造成永久性损坏。这些仅是应力等级，并不表示设备可以在这些条件或本文档未列出的任何其他条件下运行。
- 长时间暴露于绝对最大额定条件可能会影响设备的可靠性。
- 除非另有说明，所有提到的电压都是相对于地(GNDA)。
- 流入设备引脚的电流为正，从设备引脚流出的电流为负。

表格 290 绝对最大额定值

符号	描述	条件	最小值	最大值	单位
V_{VSUP}	供电电压		-0.3	24	V
$V_{DSII, DSIO}$	DSII 和 DSIO 引脚的最大电压		-24	24	V
$I_{DSII, DSIO}$	DSII 和 DSIO 引脚的最大输入电流		-100	100	mA
V_D	数字引脚的电压 (DEBUG, GPIO0, GPIO1, GPIO2, GPIO3)		-0.3	1.65	V
V_{D_DEBUG}	数字引脚的电压 (DEBUG, GPIO0, GPIO1, GPIO2, GPIO3)	DEBUG=5V	-0.3	5	V
$I_{INP, INN}$	放大器输入引脚的输入电流 (INP, INN)		-20	20	mA

符号	描述	条件	最小值	最大值	单位
V _{VDDA}	内部模拟供电电压		-0.3	5	V
V _{VDDD}	内部数字供电电压		-0.3	1.65	V
V _{DRV1} , V _{DRV2} , V _{DRVC} , V _{VT}	DRV1, DRV2, DRVC, VT 引脚的电压		-0.3	24	V
T _J	结温度		-40	125	°C
T _{STG,soldered}	焊接后的存储温度		-55	150	°C
T _{STG,unsoldered}	未焊接的存储温度		-55	125	°C

注意：存储不考虑包装材料，如胶带、卷轴、干燥包、箔等。当超出以下存储等级（即-40°C 条件下最大 48 小时，或 +125°C 条件下最大 168 小时）时，可能会影响设备的可焊性。

5.18 ESD 保护

表格 291 ESD 特性

符号	描述	条件	最小值	最大值	单位
V _{ESD(HBM)DSI}	DSI 引脚	根据 AEC-Q100-002 (HBM) 芯片级测试	-6	6	kV
V _{ESD(HBM)}	其他所有引脚		-2	2	kV
V _{ESD(CDM)C}	靠近角落处引脚 (引脚 1,5,6,10,11,15,16,20)	根据 AEC-Q100-011 (CDM) 芯片级测试	-750	750	V
V _{ESD(CDM)}	其他所有引脚		-500	500	V


5.19 静态栓锁

根据 JEDEC 标准 JESD 78 的有效修订版本，已验证静态栓锁性能。

6 封装信息

此 IC 采用无铅、符合 RoHs 标准的 QFN20 封装，根据 JEDEC MO-220 K 标准 VHHHC-2。根据 JEDEC 标准 JESD-51-6 和 JESD，结至环境的热阻 $R_{th,ja}$ 为 $37^{\circ}\text{C}/\text{W}$ 。

图 61 QFN20 封装图



表格 292 封装尺寸

符号	描述	最小值(mm)	典型值(mm)	最大值(mm)
A	封装高度	0.80	0.85	0.90
A1	托脚高度	0.00	0.02	0.05
b	端子引脚的宽度	0.30	0.35	0.40
c	端子引脚的厚度	0.18	0.20	0.25
D / E	封装长度/宽度	4.90	5.00	5.10
D2 / E2	暴露焊盘的长度/宽度	3.05	3.15	3.25
e	引脚间距	0.65 BSC		
Nd / Ne	引脚总跨度	2.60 BSC		
L	用于焊接到基板的端子长度	0.35	0.40	0.45
L1	用于焊接到基板的端子长度	0.25	0.30	0.35
h	定位标记的高度	0.30	0.35	0.40

7 订货信息

表格 293 订货信息列表

订货编码	包装	温度范围
G32A217	QFN20	-40°C 至 +105°C

8 版本历史

表格 294 版本历史

日期	版本	变更历史
2024.09.02	1.0	新建

声明

本手册由珠海极海半导体有限公司（以下简称“极海”）制订并发布，所列内容均受商标、著作权、软件著作权相关法律法规保护，极海保留随时更正、修改本手册的权利。使用极海产品前请仔细阅读本手册，一旦使用产品则表明您（以下称“用户”）已知悉并接受本手册的所有内容。用户必须按照相关法律法规和本手册的要求使用极海产品。

1、权利所有

本手册仅应当被用于与极海所提供的对应型号的芯片产品、软件产品搭配使用，未经极海许可，任何单位或个人均不得以任何理由或方式对本手册的全部或部分内容进行复制、抄录、修改、编辑或传播。

本手册中所列带有“®”或“™”的“极海”或“Geehy”字样或图形均为极海的商标，其他在极海产品上显示的产品或服务名称均为其各自所有者的财产。

2、无知识产权许可

极海拥有本手册所涉及的全部权利、所有权及知识产权。

极海不应因销售、分发极海产品及本手册而被视为将任何知识产权的许可或权利明示或默示地授予用户。

如果本手册中涉及任何第三方的产品、服务或知识产权，不应被视为极海授权用户使用前述第三方产品、服务或知识产权，也不应被视为极海对第三方产品、服务或知识产权提供任何形式的保证，包括但不限于任何第三方知识产权的非侵权保证，除非极海在销售订单或销售合同中另有约定。

3、版本更新

用户在下单购买极海产品时可获取相应产品的最新版的手册。

如果本手册中所述的内容与极海产品不一致的，应以极海销售订单或销售合同中的约定为准。

4、信息可靠性

本手册相关数据经极海实验室或合作的第三方测试机构批量测试获得，但本手册相关数据难会出现校正笔误或因测试环境差异所导致的误差，因此用户应当理解，极海对本手册中可能出现的该等错误无需承担任何责任。本手册相关数据仅用于指导用户作为性能参数参照，不构成极海对任何产品性能方面的保证。

用户应根据自身需求选择合适的极海产品，并对极海产品的应用适用性进行有效验证和测试，以确认极海产品满足用户自身的需求、相应标准、安全或其它可靠性要求；若因用户未充分对极海产品进行有效验证和测试而致使用户损失的，极海不承担任何责任。

5、合规要求

用户在使用本手册及所搭配的极海产品时，应遵守当地所适用的所有法律法规。用户应了解产品可能受到产品供应商、极海、极海经销商及用户所在地等各国有关出口、再出口或其它法律的限制，用户（代表其本身、子公司及关联企业）应同意并保证遵守所有关于取得极海产品及/或技术与直接产品的出口和再出口适用法律与法规。

6、免责声明

本手册由极海“按原样”（as is）提供，在适用法律所允许的范围内，极海不提供任何形式的明示或暗示担保，包括但不限于对产品适销性和特定用途适用性的担保。

极海产品并非设计、授权或担保适合用于军事、生命保障系统、污染控制或有害物质管理系统中的关键部件，亦非设计、授权或担保适合用于在产品失效或故障时可导致人员受伤、死亡、财产或环境损害的应用。

如果产品未标明“汽车级”，则表示不适用于汽车应用。如果用户对产品的应用超出极海提供的规格、应用领域、规范，极海不承担任何责任。

用户应该确保对产品的应用符合相应标准以及功能安全、信息安全、环境标准等要求。用户对极海产品的选择和使用负全部的责任。对于用户后续在针对极海产品进行设计、使用的过程中所引起的任何纠纷，极海概不承担责任。

7、责任限制

在任何情况下，除非适用法律要求或书面同意，否则极海和/或以“按原样”形式提供本手册及产品的任何第三方均不承担损害赔偿赔偿责任，包括任何一般、特殊因使用或无法使用本手册及产

品而产生的直接、间接或附带损害（包括但不限于数据丢失或数据不准确，或用户或第三方遭受的损失），这涵盖了可能导致的人身安全、财产或环境损害等情况，对于这些损害极海概不承担责任。

8、适用范围

本手册的信息用以取代本手册所有早期版本所提供的信息。

©2024 珠海极海半导体有限公司 – 保留所有权利